FPGA 学习小组
登录
直播中
刘芳
7年用户
1305经验值
私信
关注
请问能用FPGA自己产生时钟信号吗?
开启该帖子的消息推送
FPGA
时钟
我们一般使用
FPGA
都需要有外部时钟信号输入,在经过分频倍频等操作实现特定的功能,
我想问问,能不能用FPGA自己产生时钟信号,不需要外部输入时钟信号???
求解答!
回帖
(2)
鲁玉萍
2019-5-24 09:29:59
不能。
不能。
举报
王聪
2019-5-24 09:41:15
不能,时钟信号是晶振产生的,FPGA可综合的逻辑里没有延时的概念
不能,时钟信号是晶振产生的,FPGA可综合的逻辑里没有延时的概念
举报
更多回帖
rotate(-90deg);
回复
相关问答
FPGA
时钟
请问
FPGA
PLL
产生
的
时钟
信号
和AD9779A的数据
时钟
信号
的相位关系?
2023-12-20
288
请问
DSP和
FPGA
的
时钟
信号
如何
产生
?
2023-06-19
214
FPGA
中的全局
时钟
怎么用啊
2021-11-01
1750
从
FPGA
的GPIO口
产生
时钟
问题
2011-04-13
3155
如何
产生
时钟
速率可调的
信号
2014-11-06
9941
怎么修改别人的
fpga
51ip内核的代码配套
自己
的
能用
2013-08-03
2958
FPGA
时钟
问题
2019-03-27
4413
FPGA
器件的
时钟
威廉希尔官方网站
2019-04-12
1866
AD9516-4二次上电后无
时钟
产生
2018-12-20
1306
请问
FPGA
中PLL
时钟
的问题
2017-01-03
8713
发帖
登录/注册
20万+
工程师都在用,
免费
PCB检查工具
无需安装、支持浏览器和手机在线查看、实时共享
查看
点击登录
登录更多精彩功能!
英国威廉希尔公司网站
william hill官网 版块
小组
免费开发板试用
ebook
直播
搜索
登录
×
20
完善资料,
赚取积分