FPGA 学习小组
登录
直播中
何微微
7年用户
162经验值
私信
关注
FPGA在阻塞赋值中说是前边赋值阻塞后边赋值,但是看波形是同时变化
开启该帖子的消息推送
FPGA
波形
1,在阻塞赋值中,说是前边赋值阻塞后边赋值,但是看波形明明是同时变化,这是为什么?
2,在if ,else if, else语句中说是顺序执行,是时钟跳一个周期判断一次吗,还是同时判断,如果是同时判断为什么说是顺序执行?
3,是组合逻辑中用=,非组合逻辑中用<=; 还是=会生成组合逻辑,<=会生成时序逻辑,谁是因谁是果?
4,在always @ (a,b)中,是a,b分别跳变的时候触发,还是a==1,b==1的时候触发,如果是跳变触发,为什么说是电平驱动?
回帖
(6)
李淑兰
2019-5-29 08:25:43
看书吧
看书吧
举报
张淑珍
2019-5-29 08:33:24
亲 可另我们技术群讨论 544453837
亲 可另我们技术群讨论 544453837
举报
黄彩萍
2019-5-29 08:51:35
好好看书
好好看书
举报
盛方圆
2019-5-29 09:06:34
多想,排查问题出问题所在
多想,排查问题出问题所在
举报
更多回帖
rotate(-90deg);
回复
相关问答
FPGA
波形
FPGA
刚学4天,新手请教几个问题
2018-11-15
1946
Verilog
中
阻塞
赋值
与非
阻塞
赋值
的区别是什么
2020-12-30
1307
阻塞
与非
阻塞
赋值
的区别是什么?
2021-05-10
1690
Verilog流水线加法器always块
中
应该采用
阻塞
赋值
(=),还是非
阻塞
赋值
(<=)?
2016-09-09
14600
初学者读夏宇闻老师书上一个问题,是关于
阻塞
赋值
和非.....
2013-10-28
3075
什么是Verilog HDL
阻塞
赋值
?有哪些方面的应用?
2019-08-02
1468
在
verilog语句中,非
阻塞
赋值
和小于等于均使用符号“<=”,如何区分<=所表示的含义?
2023-08-08
1076
verilog 非
阻塞
赋值
的综合
2012-10-30
3122
Verilog过程
赋值
语句提问
2017-09-20
3199
非
阻塞
赋值
2016-01-09
4126
发帖
登录/注册
20万+
工程师都在用,
免费
PCB检查工具
无需安装、支持浏览器和手机在线查看、实时共享
查看
点击登录
登录更多精彩功能!
英国威廉希尔公司网站
william hill官网 版块
小组
免费开发板试用
ebook
直播
搜索
登录
×
20
完善资料,
赚取积分