在
通信领域,随着中频(IF)频率越来越高,了解输入阻抗如何随频率而变化变得日益重要。本文解释了为什么ADC输入阻抗随频率而变化,以及为什么这是个
威廉希尔官方网站
设计难题;然后比较了确定输入阻抗的两种方法:利用网络分析仪测量法和利用数学分析方法计算法。本文还介绍了正确使用网络分析仪的过程,并且提供了一个数学模型,其计算结果与实际测量结果非常接近。
利用高速ADC进行设计时,常常要考虑这样的问题:“ADC的模拟输入阻抗与频率有何关系?”数据手册只给出对应一个频点的阻抗。如果要处理100 MHz以上的IF,那输入阻抗是多少?输入阻抗是随频率变化还是保持不变?
考虑在信号链中使用任何新器件时,输入/输出阻抗通常是让所需的信号链各模块配合得当的重要规范。对于高速转换器,这一规范已变得非常重要,因为设计(特别是通信基础设施中的那些设计)已将IF从20MHz基带提高到200MHz以上(如果采样速率为122.88MHz,则处在第4奈奎斯特区),并且还在不断升高。
2000年以前,一般“认为”在基带频率,其阻抗很高,达数千欧姆,现在仍然如此。然而,随着设计的IF频率越来越高,时不时会冒出实际阻抗是多少、以及它是否随频率而变化等问题。通常,数据手册将差分输入阻抗规定为一个简单的RC并联组合。然而,并不是所有ADC数据手册都阐明了它的真实含义。