分布式RAM综合问题

事实上我使用以下代码分发和阻止ram :::
类型MAT1是STD_LOGIC_VECTOR（2 DOWNTO 0）的阵列（0到65535）;信号密度：MAT1;
但是当我使用BRAM的模板时，如下所示，合成循环已经消失::: 
RAMB16_S4_S4_inst：RAMB16_S4_S4端口映射（DOA => DOA， - 端口A 4位数据输出DOB => DOB， - 端口B 4位数据输出ADDRA => ADDRA， - 端口A 12位地址输入ADDRB =
> ADDRB， - 端口B 12位地址输入CLKA => CLKA， - 端口A时钟CLKB => CLKB， - 端口B时钟DIA => DIA， - 端口A 4位数据输入DIB => DIB
， - 端口B 4位数据输入ENA => ENA， - 端口A RAM使能输入ENB => ENB， - 端口B RAM使能输入SSRA => SSRA， - 端口A同步置位/复位输入SSRB =
> SSRB， - 端口B同步置位/复位输入WEA => WEA， - 端口A写使能输入WEB => WEB  - 端口B写使能输入）;
但对于分布式ram，没有4bit或3bit输入/输出的模板？
我用的是13.2
如何获取4bit分布式ram模板库？????????????
在我的ise我只有以下模板:: 
RAM16X1D_inst：RAM16X1D通用映射（INIT => X“0000”）端口映射（DPO => DPO， -  DPRA SPO的只读1位数据输出=> SPO， -  R / W 1位数据输出
A0-A3 A0 => A0， -  R / W地址[0]输入位A1 => A1， -  R / W地址[1]输入位A2 => A2， -  R / W地址[2]输入
bit A3 => A3， -  R / W ddress [3]输入位D => D， - 写入1位数据输入DPRA0 => DPRA0， - 只读地址[0]输入位DPRA1 => DPRA1
， - 只读地址[1]输入位DPRA2 => DPRA2， - 只读地址[2]输入位DPRA3 => DPRA3， - 只读地址[3]输入位WCLK => WCLK， -
- 写时钟输入WE => WE  - 写使能输入）;



以下为原文

in fact i use the following code for distributed and block ram:::
 
TYPE MAT1 IS ARRAY (0 TO 65535) OF STD_LOGIC_VECTOR(2 DOWNTO 0);
signal density : MAT1;
 
but while i used the template for BRAM as shown below the loop of synthesize is gone:::
   RAMB16_S4_S4_inst : RAMB16_S4_S4
   port map (
      DOA => DOA,      -- Port A 4-bit Data Output
      DOB => DOB,      -- Port B 4-bit Data Output
      ADDRA => ADDRA,  -- Port A 12-bit Address Input
      ADDRB => ADDRB,  -- Port B 12-bit Address Input
      CLKA => CLKA,    -- Port A Clock
      CLKB => CLKB,    -- Port B Clock
      DIA => DIA,      -- Port A 4-bit Data Input
      DIB => DIB,      -- Port B 4-bit Data Input
      ENA => ENA,      -- Port A RAM Enable Input
      ENB => ENB,      -- Port B RAM Enable Input
      SSRA => SSRA,    -- Port A Synchronous Set/Reset Input
      SSRB => SSRB,    -- Port B Synchronous Set/Reset Input
      WEA => WEA,      -- Port A Write Enable Input
      WEB => WEB       -- Port B Write Enable Input
   );
 
 
But for distributed ram there is no template for 4bit or 3bit  input / output ?? while i used ise 13.2
 
and how can I obtain the Library for 4bit distributed ram template????????????
 
while in my ise i just have the following template::
   RAM16X1D_inst : RAM16X1D
   generic map (
      INIT => X"0000")
   port map (
      DPO => DPO,     -- Read-only 1-bit data output for DPRA
      SPO => SPO,     -- R/W 1-bit data output for A0-A3
      A0 => A0,       -- R/W address[0] input bit
      A1 => A1,       -- R/W address[1] input bit
      A2 => A2,       -- R/W address[2] input bit
      A3 => A3,       -- R/W ddress[3] input bit
      D => D,         -- Write 1-bit data input
      DPRA0 => DPRA0, -- Read-only address[0] input bit
      DPRA1 => DPRA1, -- Read-only address[1] input bit
      DPRA2 => DPRA2, -- Read-only address[2] input bit
      DPRA3 => DPRA3, -- Read-only address[3] input bit
      WCLK => WCLK,   -- Write clock input
      WE => WE        -- Write enable input
   );

锁定ipcore它可以帮助你问候
--------------------------------------------------
-------------------------------------------我厌倦了传统
人民 - 我想要的是与我爱的女孩一起自由生活 - 但这是不可能的，因为人民的传统比我强.------------------
--------------------------------------------------
--------------------------



以下为原文

take a lock for ipcore its may help you
regards
---------------------------------------------------------------------------------------------
I am tired of the traditions of peoples                                                       --
All I want is to live freely with the girl which I love                                   --
But this is impossible because the traditions of the people stronger than me.
----------------------------------------------------------------------------------------------

neam写道：
大家好 ...
我在实现大小为65535 * 3的分布式RAM时出现问题，在大约2小时内合成时发生了很大的延迟并且没有停止，对这个问题有什么解释吗？
提前致谢
这对分布式RAM来说太大了。
这些工具可能试图用触发器来构建内存，这就是为什么它会永远消失（而且会失败）。
你需要BRAM来获得一个很大的RAM。
----------------------------是的，我这样做是为了谋生。



以下为原文

neam wrote:
Hello all ...
 
I have a problem in implement the distributed RAM in size 65535 * 3  , there a big delay happened in synthesize in about 2 hour and not stopping , is there any explanation to this problem?????
 
thanks in advance

That's WAY too big for distributed RAM. The tools are probably trying to build the memory out of flip-flops and that's why it's taking forever (and it will fail).
 
You need BRAM for a RAM that big.
----------------------------Yes, I do this for a living.