ST意法半导体
直播中

李维嘉

7年用户 1441经验值
私信 关注
[问答]

POR没有ram init后的SPC560P60

你好,
我遇到了SPC560P60的问题。上电复位后,我停留在ram init函数,等待RGM中的POR标志。我的SW区分复位源,如果它是POR,我正在初始化SRAM。
但在这种情况下,我正在进行POR,并且在POR之后无法看到相应的标志,而我的SW被SWT卡住并重置。
彼得

#reset#spc56xp60 #rgm

以上来自于谷歌翻译


以下为原文




Hello,
I have encountered problem with my SPC560P60. After power on reset I am stuck at ram init function waiting for POR flag in RGM. My SW distinguish between reset sources and if it is POR I am initializing SRAM.
But in this case I am doing POR and cannot see the corresponding flags after POR and my SW get stuck and reset by SWT.
Peter

#reset #spc56xp60 #rgm

回帖(3)

刘鑫

2019-6-28 10:37:23
你好彼得,
您是否尝试重置FES和DES?
https://community.st.com/0D50X00009XkWgeSAF
 最好的祝福
 二万
 
 注意:原始帖子包含大量线程对话,只能迁移到第9级

以上来自于谷歌翻译


以下为原文




Hello Peter ,
Did you try to reset FES and DES ?

https://community.st.com/0D50X00009XkWgeSAF
   Best regards
                Erwan

Note: the original post contained a large number of threaded conversations and was only able to be migrated to the 9th level
举报

李维嘉

2019-6-28 10:53:05
嗨,
嗯,正如我所写,我正在分析重置源,如果它是POR我正在初始化RAM。
如果我擦掉FES和DES会给我带来什么好处?
我知道有POR,因为我在船上做了电源,但你的微观并没有在DES中报告。
因此我的SW崩溃,因为我没有初始化RAM。
彼得

以上来自于谷歌翻译


以下为原文




Hi,
ehm, as I have wrote I am analyzing reset sources and if it was POR I am initializing RAM.
If I erase FES and DES what advantage this brings to me?
I know there was POR, as I did power on board, but your micro isn't reporting that in DES.
And therefore my SW crash as I have no RAM initialized.
Peter
举报

刘鑫

2019-6-28 11:02:45
你好彼得,
你能检查一下其他的旗帜吗?
'检测到1.2 V低压或2.7 V低压时,F_POR标志自动清零
 
检测。这意味着如果上电序列不是单调的(即,
电压上升然后下降足以触发低压检测),F_POR标志
可能未设置,而是设置< register> F_LVD12或< register> F_LVD27_VREG标志
退出重置序列。因此,如果是F_POR,则< register> F_LVD12或
< register> F_LVD27_VREG标志在复位退出时设置,软件应解释复位
导致开机。最好的祝福
 二万

以上来自于谷歌翻译


以下为原文




Hello Peter ,
Could you check the others flags ?
'The F_POR flag is automatically cleared on a 1.2 V low-voltage detected or a 2.7 V lowvoltage

detected. This means that if the power-up sequence is not monotonic (i.e., the
voltage rises and then drops enough to trigger a low-voltage detection), the F_POR flag
may not be set but instead the F_LVD12 or F_LVD27_VREG flag is set
on exiting the reset sequence. Therefore, if the F_POR, F_LVD12 or
F_LVD27_VREG flags are set on reset exit, software should interpret the reset
cause as power-on.'           Best regards
                              Erwan
举报

更多回帖

发帖
×
20
完善资料,
赚取积分