怎么将相位噪声转换为抖动？

首先，大家需要明确一个定义。图1所示为一个非理想振荡器（即时域中存在抖动，对应于频域中的相位噪声）的典型输出频谱。频谱显示，1 Hz带宽内的噪声功率与频率成函数关系。相位噪声定义：额定频率偏移f m下的1 Hz带宽内的噪声与频率f O下的振荡器信号幅度之比。

图1：受相位噪声影响的振荡器功率频谱
其采样过程基本上是采样时钟与模拟输入信号的乘法，这是时域中的乘法，相当于频域中的卷积。因此，采样时钟振荡器的频谱与输入进行卷积，并显示在纯正弦波输入信号的FFT输出上（见图2）。

图2：采样时钟相位噪声对理想数字化正弦波的影响
“近载波”相位噪声会“污损”多个频率仓中的基波信号，从而降低整体频谱分辨率。“宽带”相位噪声则会导致整体SNR下降，如公式1所示：

通常用单边带相位噪声来描述振荡器的特性。如图3的相位噪声(dBc/Hz)与频率偏移f m的关系曲线所示，其中频率轴采用对数刻度。
注意，实际的曲线由多个区域拟合而成，各区域的斜率为1/fx，x = 0对应于“白色”相位噪声区域（斜率 = 0 dB/10倍），x = 1对应于“闪烁”相位噪声区域（斜率 = –20 dB/10倍）还存在x = 2、3、4的区域，这些区域依次出现，愈来愈接近载波频率。

图3：振荡器相位噪声(dBc/Hz)与频率偏移的关系
请注意，相位噪声曲线与放大器的输入电压噪声频谱密度有一定的类似。与放大器电压噪声一样，振荡器也非常需要较低的1/f转折频率。

为了将相位噪声与ADC的性能关联起来，必须将相位噪声转换为抖动。为将该曲线与现代ADC应用关联起来，选择100 MHz 的振荡器频率（采样频率）以便于讨论，典型曲线如图4所示。注意：相位噪声曲线由多条线段拟合而成，各线段的端点由数据点定义。

图4：根据相位噪声计算抖动
如何将相位噪声转换为抖动？
计算等效rms抖动的第一步：获得目标频率范围（即曲线区域A）内的积分相位噪声功率。
一般而言，假设振荡器与ADC输入端之间无滤波，则

• 积分频率范围的上限：应为采样频率的2倍，这近似于ADC采样时钟输入的带宽。
  
• 积分频率范围的下限：在理论上，应尽可能低，以便获得真实的rms抖动。但实际上，制造商一般不会给出偏移频率小于10 Hz时的振荡器特性，不过这在计算中已经能够得出足够精度的结果。
  
  

此外，“近载波”相位噪声会影响系统的频谱分辨率，而宽带噪声则会影响整体系统信噪比。我们必须确定其对整体系统频率分辨率的重要性。各区域的积分产生个别功率比，然后将各功率比相加，并转换回dBc。一旦知道积分相位噪声功率，便可通过下式计算rms相位抖动(单位为弧度)：

以上结果除以2πfO，便可将用弧度表示的抖动转换为用秒表示的抖动：
rms相位抖动(秒)=

晶体振荡器的相位噪声和抖动一般是最低的，图5给出了几个例子以供比较。

图5：100 MHz振荡器的宽带相位本底噪声比较（Wenzel ULN和Sprinter系列的特性和报价已获得Wenzel Associates的许可）

振荡器的本底噪声存在一个理论限值，它由匹配源的热噪声决定：+25℃时为–174 dBm/Hz。因此，相位噪声为–174 dBc/Hz的振荡器以+13-dBm输出驱动50 Ω (2.82-Vp-p)负载时，其本底噪声为–174 dBc + 13 dBm = –161 dBm。这就是图5所示的Wenzel ULN系列的情况。
图6给出了两个Wenzel晶体振荡器的抖动计算，每种情况中的数据点直接来自制造商的数据手册。由于1/f转折频率较低，抖动的绝大部分是由“白色”相位噪声区域引起的。计算值64 fs (ULN-Series)和180 fs说明抖动极低。

图6：低噪声100 MHz晶体振荡器的抖动计算
（所用相位噪声数据已获得Wenzel Associates的许可）
在要求低抖动采样时钟的系统设计中，低噪声专用晶体振荡器的成本一般极高。替代方案是使用锁相环(PLL)和压控振荡器来“净化”高噪声系统时钟。使用窄带宽环路滤波器和压控晶体振荡器(VCXO)通常可获得最低的相位噪声。如图7所示，PLL在降低整体相位本底噪声的同时，往往也会降低“近载波”相位噪声。在PLL输出之后连接一个适当的带通滤波器，可以进一步降低白色本底噪声。

图7：使用锁相环(PLL)和带通滤波器来调理高噪声时钟源
在PLL中内置一个自由运行VCO的效果如图8所示。注意，由于PLL的作用，“近载波”相位噪声大幅降低。

图8：自由运行的VCO和连接PLL的VCO的相位噪声
ADI公司提供许多不同的频率合成产品，包括DDS系统、整数N和小数N分频PLL等。例如，ADF4360系列是内置VCO的完全集成式PLL。在结合使用一个10 kHz带宽环路滤波器的情况下，ADF4360-1 2.25-GHz PLL的相位噪声如图9所示，分段近似和抖动计算如图10所示。请注意，即使采用非晶体VCO，rms抖动也只有1.57 ps。

图9：采用10 kHz带宽环路滤波器的ADF4360-1 2.25-GHz PLL的相位噪声

图10：ADF4360-1 2.25-GHz PLL相位噪声的分段近似抖动计算
—END—
采样时钟抖动可能会给高性能ADC的信噪比性能带来灾难性影响。虽然信噪比与抖动之间的关系已为大家熟知，但大多数振荡器都是用相位噪声来描述特性的。本文已经介绍了如何将相位噪声转换为抖动的方法，不知你现在是否能轻松计算信噪比的下降幅度呢？