大多数人认为 I2S 有三种信号:
数据:输入或者输出数据
位时钟 (Bitclock,BCK):确立数据流中两个相邻位之间边界的信号
左/右时钟 (LRCK)/字时钟 (Wordclock):一个在采样速率下运行、占空比为 50% 的慢时钟,它确立数据流中两条相邻通道(左和右)之间的边界。
I2S 的幕后英雄是主时钟 (MCK),也称作系统时钟 (SCK),它常常被数字信号处理器 (DSP) 程序员和其他处理器爱好者们忽略。主时钟 (MCK/SCK),通常为一个64、128、256 和 512 倍采样速率 (FS) 的时钟。它可以由一个输入引脚直接提供,也可以通过一个锁相环路 (PLL) 在某些器件内部产生。
一般而言,DSP 不需要音频主时钟,因为它们能够以一种完全不同的速率对数据进行处理,然后在 BCK 和 LRCK 的驱动下,让数据以某种速率进入输出缓冲器(或者通过输入缓冲器接收数据)。
大多数人认为 I2S 有三种信号:
数据:输入或者输出数据
位时钟 (Bitclock,BCK):确立数据流中两个相邻位之间边界的信号
左/右时钟 (LRCK)/字时钟 (Wordclock):一个在采样速率下运行、占空比为 50% 的慢时钟,它确立数据流中两条相邻通道(左和右)之间的边界。
I2S 的幕后英雄是主时钟 (MCK),也称作系统时钟 (SCK),它常常被数字信号处理器 (DSP) 程序员和其他处理器爱好者们忽略。主时钟 (MCK/SCK),通常为一个64、128、256 和 512 倍采样速率 (FS) 的时钟。它可以由一个输入引脚直接提供,也可以通过一个锁相环路 (PLL) 在某些器件内部产生。
一般而言,DSP 不需要音频主时钟,因为它们能够以一种完全不同的速率对数据进行处理,然后在 BCK 和 LRCK 的驱动下,让数据以某种速率进入输出缓冲器(或者通过输入缓冲器接收数据)。
举报