如何生成一个位文件并将其加载到FPGA？

能否请您详细解释“环境”的含义？
如果您在Atlys上使用HDMI做任何事情，您应该学习XAPP495和相应的参考设计。

我的意思是如何将来自HDMI输入端口的视频流提供给我在FPGA上的设计，并将输出视频流提供给HDMI输出端口。
我正在使用系统生成器来获取HDL网表或位文件。
您提供的PDF格式非常有用！
谢谢。

@joelby - 我读过XAPP495并遇到了2x2 DVI矩阵参考设计。
在此设计中，我们将输入视频流传递给输出。
正如我前面提到的，我正在使用系统生成器来获取HDL网表等。我想输出系统生成器在发送器和接收器之间生成的逻辑（即我想在两者之间进行一些处理 - 参见图12中的
pdf）。是否可以使用具有正确指定接口的系统生成器生成.v文件（如果是verilog），以便我可以轻松地将它与发送器和接收器集成？

或者如果有一个示例文件/模块可以放在发射器和接收器之间，请告诉我。