利用频率合成器，设计人员可以产生单一参考频率的 各种不同倍数的输出频率。其主要应用是为RF信号 的上变频和下变频产生本振(LO)信号。
频率合成器在锁相环(PLL)中工作，其中鉴频鉴相器 (PFD)将反馈频率与基准频率的某一分频形式相比 较(图1)。PFD的输出电流脉冲经过滤波和积分，产 生一个电压。此电压驱动一个外部电压控制振荡器 (VCO)提高或降低输出频率，从而驱动PFD的平均 输出接近零。
图1. 锁相环（PLL）框图
频率经过计数器缩放。示例中使用了一个ADF4XXX 频率合成器以及一个外部滤波器和VCO。输入基准 (R)计数器将基准输入频率(本例中为13 MHz)降至PFD 频率(FPfD = FREF/R)，反馈(N)计数器降低输出频率， 在PFD处与经过缩放的基准频率相比较。达到均衡 时，这两个频率相等，输出频率为NxFPFD。反馈计 数器为双模预分频器类型，具有A计数器和B计数器(N=BP+A，其中P为预分频值)。
图2显示了频率合成器在超外差式接收机中的典型 应用。基站和手机LO是最常见的应用，此外在低频 时钟发生器(ADF4001)、无线LAN(5.8GHz)、雷达系 统和防撞系统(ADF4106)中，频率合成器也有用武之地。
图2. 用来将GSM RF混频降至基带的双路PLL
问：选择PLL频率合成器时有哪些关键性能参数需要考虑?
答：主要性能参数有：相位噪声、参考杂散和锁定时间。 相位噪声：对于给定功率水平的载波频率，频率合 成器的相位噪声为载波功率与规定频率偏移(对于频率合成器通常为1 kHz)处1-Hz带宽上的功率之比。带内(或 近载波)相位噪声主要取决于频率合成器，单位为dBc/Hz; VCO噪声贡献在闭环中被高通滤波滤除
参考杂散：是内部计数器和以 PFD频率工作的电荷泵所 产生的在离散偏移频率上出现的频率成分。电荷泵产生 的不匹配高低电流、电荷泵泄漏以及电源去耦不充分均 会增加这种杂散。杂散音会混合在所需信号之上，降低 接收机的灵敏度。
锁定时间：PLL的锁定时间是指它从一个指定频率跳跃 到给定频率公差内的另一个指定频率所需的时间。跳跃 大小一般由 PLL在所分配的频带内工作时必须完成的最 大跳跃决定。GSM-900的步进大小为45MHZ，GSM-1800 的步进大小为95 MHz要求的频率公差分别为90 Hz和180 Hz。 PLL必须在不到1.5个时隙内完成所需的频率步 进，每个时隙为577 μs。
问：我已经根据所需输出频率选择了频率合成器，那么 如何选择PLL中的其它元件呢?
答：频率基准：为获得稳定的低相位噪声RF输出，良好 的高质量、低相位噪声频率基准至关重要。利用 TCXO晶体产生的方波或限幅正弦波具有出色的性 能，因为较陡峭的时钟边沿会使R计数器输出上的 相位抖动较小。ADF4206系列具有片上振荡器威廉希尔官方网站
， 允许将低成本AT切割晶体用作频率基准。虽然可预 测AT晶体的成本只有TCXO的三分之一，但其温度 稳定性较差，需要使用变容二极管实施补偿方案。
电压控制振荡器(VCO): VCO将所施加的调谐电压 转换为输出频率。在VCO的整个频率范围上，其灵 敏度可能相差极大，这可能会导致环路不稳定(参见 “环路滤波器”部分)。一般而言，VCO的调谐灵敏度 (Kv)越低，VCO相位噪声性能越好。载波偏离较小 时，频率合成器的相位噪声占主导地位。载波偏 离较大时，VCO的高通滤波噪声将开始占主导地 位。在1-MHz偏移时，GSM的带外相位噪声特性 为-130 dBc/Hz。
环路滤波器：环路滤波器的类型多种多样。最常见 的类型是图3所示的三阶积分器。 一般而言，环路滤波器带宽应为PFD频率(通道间隔)的1/10。提高环 路带宽会缩短锁定时间，但滤波器带宽绝不应超过 PFD/5,否则会大幅增加不稳定性。
图3. 三阶环路滤波器。R2C3极为杂散提供额外的衰减。
PFD频率或电荷泵电流加倍时，环路滤波器的带宽 也将加倍。如果VCO的实际Kv显著高于用来设计环 路滤波器的标称Kv，则环路带宽将比预期宽很多。环 路带宽随Kv的变化是宽带PLL设的一大挑战 ， Kv 的变化幅度可能超过300%。补偿Kv变化导致的环路 带宽变化的最简单方法是增大或减小可编程电荷泵 的电流。
问：如何针对相位噪声优化PLL设计?
答：使用低N值:相位噪声是在PFD(基准频率)的基础上乘 以比率20 logN，因此使N减小1/2将能使系统相位噪声 改善3 dB(即PFD频率加倍将使相位噪声降低10 log2)。 这也说明，应当始终使用可行的最高PFD频率。
选择高于所需频率的频率合成器：在相同条件下， 以900 MHz.频率工作时，ADF4106的相位噪声性能比 ADF4111高出6-dB(参考表1)。
使用额定最低的Rset电阻:减小Rset可以增大电荷泵电流，从而降低相位噪声。
表1.积分相位抖动主要取决于频率合成器的带内相位噪声。 系统参数：[900-MHzRF、200-kHzPFD、20-kHz坏路滤波器]
利用频率合成器，设计人员可以产生单一参考频率的 各种不同倍数的输出频率。其主要应用是为RF信号 的上变频和下变频产生本振(LO)信号。
频率合成器在锁相环(PLL)中工作，其中鉴频鉴相器 (PFD)将反馈频率与基准频率的某一分频形式相比 较(图1)。PFD的输出电流脉冲经过滤波和积分，产 生一个电压。此电压驱动一个外部电压控制振荡器 (VCO)提高或降低输出频率，从而驱动PFD的平均 输出接近零。
图1. 锁相环（PLL）框图
频率经过计数器缩放。示例中使用了一个ADF4XXX 频率合成器以及一个外部滤波器和VCO。输入基准 (R)计数器将基准输入频率(本例中为13 MHz)降至PFD 频率(FPfD = FREF/R)，反馈(N)计数器降低输出频率， 在PFD处与经过缩放的基准频率相比较。达到均衡 时，这两个频率相等，输出频率为NxFPFD。反馈计 数器为双模预分频器类型，具有A计数器和B计数器(N=BP+A，其中P为预分频值)。
图2显示了频率合成器在超外差式接收机中的典型 应用。基站和手机LO是最常见的应用，此外在低频 时钟发生器(ADF4001)、无线LAN(5.8GHz)、雷达系 统和防撞系统(ADF4106)中，频率合成器也有用武之地。
图2. 用来将GSM RF混频降至基带的双路PLL
问：选择PLL频率合成器时有哪些关键性能参数需要考虑?
答：主要性能参数有：相位噪声、参考杂散和锁定时间。 相位噪声：对于给定功率水平的载波频率，频率合 成器的相位噪声为载波功率与规定频率偏移(对于频率合成器通常为1 kHz)处1-Hz带宽上的功率之比。带内(或 近载波)相位噪声主要取决于频率合成器，单位为dBc/Hz; VCO噪声贡献在闭环中被高通滤波滤除
参考杂散：是内部计数器和以 PFD频率工作的电荷泵所 产生的在离散偏移频率上出现的频率成分。电荷泵产生 的不匹配高低电流、电荷泵泄漏以及电源去耦不充分均 会增加这种杂散。杂散音会混合在所需信号之上，降低 接收机的灵敏度。
锁定时间：PLL的锁定时间是指它从一个指定频率跳跃 到给定频率公差内的另一个指定频率所需的时间。跳跃 大小一般由 PLL在所分配的频带内工作时必须完成的最 大跳跃决定。GSM-900的步进大小为45MHZ，GSM-1800 的步进大小为95 MHz要求的频率公差分别为90 Hz和180 Hz。 PLL必须在不到1.5个时隙内完成所需的频率步 进，每个时隙为577 μs。
问：我已经根据所需输出频率选择了频率合成器，那么 如何选择PLL中的其它元件呢?
答：频率基准：为获得稳定的低相位噪声RF输出，良好 的高质量、低相位噪声频率基准至关重要。利用 TCXO晶体产生的方波或限幅正弦波具有出色的性 能，因为较陡峭的时钟边沿会使R计数器输出上的 相位抖动较小。ADF4206系列具有片上振荡器威廉希尔官方网站
， 允许将低成本AT切割晶体用作频率基准。虽然可预 测AT晶体的成本只有TCXO的三分之一，但其温度 稳定性较差，需要使用变容二极管实施补偿方案。
电压控制振荡器(VCO): VCO将所施加的调谐电压 转换为输出频率。在VCO的整个频率范围上，其灵 敏度可能相差极大，这可能会导致环路不稳定(参见 “环路滤波器”部分)。一般而言，VCO的调谐灵敏度 (Kv)越低，VCO相位噪声性能越好。载波偏离较小 时，频率合成器的相位噪声占主导地位。载波偏 离较大时，VCO的高通滤波噪声将开始占主导地 位。在1-MHz偏移时，GSM的带外相位噪声特性 为-130 dBc/Hz。
环路滤波器：环路滤波器的类型多种多样。最常见 的类型是图3所示的三阶积分器。 一般而言，环路滤波器带宽应为PFD频率(通道间隔)的1/10。提高环 路带宽会缩短锁定时间，但滤波器带宽绝不应超过 PFD/5,否则会大幅增加不稳定性。
图3. 三阶环路滤波器。R2C3极为杂散提供额外的衰减。
PFD频率或电荷泵电流加倍时，环路滤波器的带宽 也将加倍。如果VCO的实际Kv显著高于用来设计环 路滤波器的标称Kv，则环路带宽将比预期宽很多。环 路带宽随Kv的变化是宽带PLL设的一大挑战 ， Kv 的变化幅度可能超过300%。补偿Kv变化导致的环路 带宽变化的最简单方法是增大或减小可编程电荷泵 的电流。
问：如何针对相位噪声优化PLL设计?
答：使用低N值:相位噪声是在PFD(基准频率)的基础上乘 以比率20 logN，因此使N减小1/2将能使系统相位噪声 改善3 dB(即PFD频率加倍将使相位噪声降低10 log2)。 这也说明，应当始终使用可行的最高PFD频率。
选择高于所需频率的频率合成器：在相同条件下， 以900 MHz.频率工作时，ADF4106的相位噪声性能比 ADF4111高出6-dB(参考表1)。
使用额定最低的Rset电阻:减小Rset可以增大电荷泵电流，从而降低相位噪声。
表1.积分相位抖动主要取决于频率合成器的带内相位噪声。 系统参数：[900-MHzRF、200-kHzPFD、20-kHz坏路滤波器]
举报
举报
