FPGA和DSP处理器具有截然不同的架构。在一种器件上非常有效的算法，在另一种器件上却可能效率非常低。如果目标应用要求大量的并行处理或最大的多通道流量，那么单纯基于DSP处理器的硬件系统就可能需要更大的面积、成本或功耗。一个FPGA协处理器仅在一个器件上就能提供多达550个并行乘法和累加运算，从而以较少的器件和较低的功耗为许多应用提供同样的性能。尽管FPGA在处理大量并行数据方面出类拔萃，但对于定期系数更新、决策控制任务或高速串行数学运算这类任务来说，它们的优化程度比不上DSP处理器。因此，FPGA和DSP处理器的结合为广泛的应用提供了制胜的解决方案。
FPGA和DSP各有特点，在实际系统中经常分工不同的角色。随着大规模可编程器件的发展，采用DSP+FPGA结构的信号处理系统显示出了其优越性，正逐步得到重视。FPGA是在专用ASIC的基础上发展起来的，它克服了专用ASIC不够灵活的缺点，与其他中小规模集成威廉希尔官方网站
相比。其优点主要在于它有很强的灵活性，即其内部的具体逻辑功能可以根据需要配置，对威廉希尔官方网站
的修改和维护很方便，而且在大批量应用时，可降低成本。DSP+FPGA结构最大的特点是结构灵活，有较强的通用性，适于模块化设计，从而能够提高算法效率；同时其开发周期较短，系统易于维护和扩展，适合于实时信号处理。
现在，数字信号处理器(DSP)正越来越多地应用到各种场合，大多数情况下，模拟信号通过A／D转换后，转成高速的数字信号发送给FPGA，经过缓冲FPGA向DSP传送数据，在DSP中进行核心算法的处理后，再把信号发回给FPGA，通过FPGA把发回的信号进行逻辑组合后通过D／A转换成模拟信号输出。可见，FPGA和DSP的通信是数据传输的关键。
1 DSP与FPGA相关原理和外设
本实验所用的是TMS320C6713系列DSP芯片和ALTERA Cyclone II系列FPGA芯片。FPGA通过DSP的EMIF接口，在DSP的EDMA控制下与DSP进行数据传输。因此，DSP与FPGA的相关原理和DSP的EMIF接口的结构和各端口的功能需要简单的了解。
EMIF是外部存储器和TMS320C6713片内单元间的接口。CPU访问片外存储器时必须通过EMIF，EMIF接口由一组存储器映射的寄存器进行控制与维护，包括配置各个空间的存储器类型和设置读写时序等。
扩展的直接存储器访问控制器(EDMA)主要负责片内的存储器与其他外设之间的数据传输。EDMA进行数据传输时，有2种启动方式：一种是由CPU启动，另一种是由同步事件触发。每一个EDMA通道的启动是相互独立的。
FPGA分为两种：基于查找表的FPGA和基于乘积项的FPGA。查找表(Look Up Table，LUT)本质上就是一个RAM。当用户通过原理图或HDL语言描述了一个逻辑威廉希尔官方网站
以后，FPGA开发软件会自动计算逻辑威廉希尔官方网站
的所有可能的结果，并把结果事先写入RAM。这样，每输入一个信号进行逻辑运算就等于输入一个地址进行查表，找出地址对应的内容，然后输出即可。基于乘积项的FPGA可分为3块：宏单元(Macrocell)、可编程连线(PIA)和I／O控制块。宏单元是器件的基本结构，由它来实现基本的逻辑功能；可编程连线负责信号传递，连接所有的宏单元；I／O控制块负责输入输出的电气特性控制，比如可以设定集电极开路输出，摆率控制，三态输出等。
FPGA和DSP处理器具有截然不同的架构。在一种器件上非常有效的算法，在另一种器件上却可能效率非常低。如果目标应用要求大量的并行处理或最大的多通道流量，那么单纯基于DSP处理器的硬件系统就可能需要更大的面积、成本或功耗。一个FPGA协处理器仅在一个器件上就能提供多达550个并行乘法和累加运算，从而以较少的器件和较低的功耗为许多应用提供同样的性能。尽管FPGA在处理大量并行数据方面出类拔萃，但对于定期系数更新、决策控制任务或高速串行数学运算这类任务来说，它们的优化程度比不上DSP处理器。因此，FPGA和DSP处理器的结合为广泛的应用提供了制胜的解决方案。
FPGA和DSP各有特点，在实际系统中经常分工不同的角色。随着大规模可编程器件的发展，采用DSP+FPGA结构的信号处理系统显示出了其优越性，正逐步得到重视。FPGA是在专用ASIC的基础上发展起来的，它克服了专用ASIC不够灵活的缺点，与其他中小规模集成威廉希尔官方网站
相比。其优点主要在于它有很强的灵活性，即其内部的具体逻辑功能可以根据需要配置，对威廉希尔官方网站
的修改和维护很方便，而且在大批量应用时，可降低成本。DSP+FPGA结构最大的特点是结构灵活，有较强的通用性，适于模块化设计，从而能够提高算法效率；同时其开发周期较短，系统易于维护和扩展，适合于实时信号处理。
现在，数字信号处理器(DSP)正越来越多地应用到各种场合，大多数情况下，模拟信号通过A／D转换后，转成高速的数字信号发送给FPGA，经过缓冲FPGA向DSP传送数据，在DSP中进行核心算法的处理后，再把信号发回给FPGA，通过FPGA把发回的信号进行逻辑组合后通过D／A转换成模拟信号输出。可见，FPGA和DSP的通信是数据传输的关键。
1 DSP与FPGA相关原理和外设
本实验所用的是TMS320C6713系列DSP芯片和ALTERA Cyclone II系列FPGA芯片。FPGA通过DSP的EMIF接口，在DSP的EDMA控制下与DSP进行数据传输。因此，DSP与FPGA的相关原理和DSP的EMIF接口的结构和各端口的功能需要简单的了解。
EMIF是外部存储器和TMS320C6713片内单元间的接口。CPU访问片外存储器时必须通过EMIF，EMIF接口由一组存储器映射的寄存器进行控制与维护，包括配置各个空间的存储器类型和设置读写时序等。
扩展的直接存储器访问控制器(EDMA)主要负责片内的存储器与其他外设之间的数据传输。EDMA进行数据传输时，有2种启动方式：一种是由CPU启动，另一种是由同步事件触发。每一个EDMA通道的启动是相互独立的。
FPGA分为两种：基于查找表的FPGA和基于乘积项的FPGA。查找表(Look Up Table，LUT)本质上就是一个RAM。当用户通过原理图或HDL语言描述了一个逻辑威廉希尔官方网站
以后，FPGA开发软件会自动计算逻辑威廉希尔官方网站
的所有可能的结果，并把结果事先写入RAM。这样，每输入一个信号进行逻辑运算就等于输入一个地址进行查表，找出地址对应的内容，然后输出即可。基于乘积项的FPGA可分为3块：宏单元(Macrocell)、可编程连线(PIA)和I／O控制块。宏单元是器件的基本结构，由它来实现基本的逻辑功能；可编程连线负责信号传递，连接所有的宏单元；I／O控制块负责输入输出的电气特性控制，比如可以设定集电极开路输出，摆率控制，三态输出等。
举报
举报
