赛灵思
直播中

李丽华

7年用户 1412经验值
私信 关注
[问答]

如何在系统生成器中实现这种时钟多路复用器?

亲爱的先生,
我使用spartan 6处理器在VHDL中使用DCM_SP库实现了时钟倍频器,并且我将100mhz时钟乘以1GHZ工作正常。
但我的问题是如何在系统生成器中实现这种时钟多路复用器的方法,是否可能,如何?
请求帮助我。
鲨鱼

回帖(2)

潘晶燕

2019-11-5 09:53:35
S,
1 GHz超出规格。
并非每个设备都能快速运行,事实上,大多数设备都不会。
我非常惊讶你声称它确实有效。
它可能不起作用,你只是觉得它有用吗?
通常,Spartan 6的系统时钟速度不能超过250 MHz,而不需要特别小心的布局规划和流水线操作(寄存器之间的一级逻辑)。
S6针对低功耗而非性能进行了优化。
Virtex产品系列针对性能进行了优化,但也不支持1 GHz系统时钟。
Austin Lesea主要工程师Xilinx San Jose
举报

连比斐

2019-11-5 09:59:54
好的先生,我怎么能在系统发生器中使用这种方法250mhz频率可以实现更高的频率。
鲨鱼
举报

更多回帖

发帖
×
20
完善资料,
赚取积分