完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
嗨，我是这个william hill官网
的新人。
我有一点关于fifo_generator_v9_2的问题，当我尝试为spartan6生成一个fifo ip_core时，控制台上会出现以下警告： 警告：sim - 组件fifo_generator_v9_2没有用于VHDL合成的有效模型名称警告：sim - BlackBox generator运行选项'-ifmt'多次找到。 只考虑第一次出现。警告：sim - 覆盖现有文件C：/。Xilinx / prova_di_block_maker / ipcore_dir / tmp / _cg / provaIP / doc / fifo_generator _v9_2_vinfo.html查看文件xilinx_documentationWARNING：ProjectMgmt - 重复设计单元'provaIP' 在库'work'中找到警告：ProjectMgmt - “C：/。Xilinx / prova_di_block_maker / ipcore_dir / tmp / _cg / provaIP_synth.vhd”第57行（有效）警告：ProjectMgmt - “C：/。Xilinx / prova_di_block_maker / ipcore_dir / tmp /_cg/provaIP.vhd“第43行警告：ProjectMgmt - 库'工作'中的重复设计单元'provaIP'警告：ProjectMgmt - ”C：/。Xilinx / prova_di_block_maker / ipcore_dir / provaIP_synth.vhd“第57行（有效）警告 ：ProjectMgmt - “C：/。Xilinx / prova_di_block_maker / ipcore_dir / provaIP.vhd”第43行 我该怎么做才能解决这个问题？ 谢谢你的优势 
0
|
|
相关推荐
4个回答
|
|
|
嗨，
欢迎来到william hill官网 。 请访问：http：//www.xilinx.com/support/answers/50338.htm 问候， 迪皮卡。 谢谢，迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的明星） 在原帖中查看解决方案 |
|
|
|
|
|
嗨，
欢迎来到william hill官网 。 请访问：http：//www.xilinx.com/support/answers/50338.htm 问候， 迪皮卡。 谢谢，迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的明星） |
|
|
|
|
|
感谢我发现非常有用的答复，但其他人是由于第一次警告？
|
|
|
|
|
|
嗨，
警告：sim - BlackBox生成器运行选项'-ifmt'多次发现。 只考虑第一次出现。警告：sim - 覆盖现有的fileC：/。Xilinx / prova_di_block_maker / ipcore_dir / tmp / _cg / provaIP / doc / fifo_generator_v9_2_vinfo.html以及来自xilinx_documentation的文件 以上凸轮也可以忽略不计。 警告：ProjectMgmt - 库“工作”中的重复设计单元'provaIP' 当存在重复设计单元时，项目管理功能会发出此警告消息，该单元基本上是实体名称。 事实上，该工具将采用这些模块中的任何一个，但不是两个模块，这就是为什么一个是“活动”而一个不在警告消息中的原因。 如果有两个确切的文件，随机选择一个没有任何区别。 因此可以安全地忽略该消息。 如果有两个具有相同实体名称的不同文件，则设计将根据采用的不同而不同。 在您的情况下，这两个核心文件provaIP_synth.vhd和provaIP.vhd将具有相同的内容，因此可以忽略警告。 在模拟期间，工具使用addprovaIP.vhd，在合成期间使用provaIP_synth.vhd。 谢谢， 迪皮卡。 谢谢，迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的明星） |
|
|
|
|
只有小组成员才能发言，加入小组>>
2448 浏览 7 评论
2846 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2308 浏览 9 评论
3390 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2486 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1762浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
621浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
483浏览 1评论
2036浏览 0评论
760浏览 0评论
/5 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （威廉希尔官方网站 图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2698
评论
淘帖
2038
