//**********这个不算回答**********//
01. XDMA PCIE IP 和 PS DDR 是否支持同时进行XDMA读写?
a.DMA PCIE IP支持,需要上位机支持同时读写(但是绝大多数使用场景是读写分开);
b.PS DDR不支持,一般是初始化之后先写后读;
02. 上位机HOST PC蓝屏
同时启动XDMA读和XDMA写,有一种情况会导致蓝屏:
a.上位机对PCIE开辟了一块内存空间,同一时刻只能读或者只能写。同时读写造成内存非法访问,一般是蓝屏或者重启。
b.这种情况需要重新设计上位机,开辟独立的读写内存空间。其他的初始化/读/写操作等流程不变。
c.应该不存在上位机/驱动兼容性的问题。
d.补充,如果上位机未开,或者未启动读写操作,此时在计算机内存中并没有给PCIE开辟的空间,只要FPGA进行数据上传就是非法访问内存,会蓝屏/重启。
//**********这个不算回答**********//
01. XDMA PCIE IP 和 PS DDR 是否支持同时进行XDMA读写?
a.DMA PCIE IP支持,需要上位机支持同时读写(但是绝大多数使用场景是读写分开);
b.PS DDR不支持,一般是初始化之后先写后读;
02. 上位机HOST PC蓝屏
同时启动XDMA读和XDMA写,有一种情况会导致蓝屏:
a.上位机对PCIE开辟了一块内存空间,同一时刻只能读或者只能写。同时读写造成内存非法访问,一般是蓝屏或者重启。
b.这种情况需要重新设计上位机,开辟独立的读写内存空间。其他的初始化/读/写操作等流程不变。
c.应该不存在上位机/驱动兼容性的问题。
d.补充,如果上位机未开,或者未启动读写操作,此时在计算机内存中并没有给PCIE开辟的空间,只要FPGA进行数据上传就是非法访问内存,会蓝屏/重启。
3
1
举报
-
章伟航:
01-b: PS DDR有一个仲裁机制吧?是否可以自动给读和写的单个操作排序
02:是用的不同的内存空间,先开辟再使用的。
-
卿小小_9e6
回复
章伟航:
01-b:有仲裁机制。一般在ZYNQ关于DDR的配置里,如果不配置就是默认配置。
02 :软件开辟独立的内存空间还蓝屏这种情况没碰到过,非常抱歉。这个可能要FPGA通过ILA抓取一下状态,或者打印一下状态信息,看看蓝屏时FPGA是什么状态。硬件和软件要分别排查。
-