Artix-7用户i/o引脚损坏

我正面临着Artix-7的问题。
我们的设计采用带有CMOS（LVCMOS25）输出的ADC，通过CMOS缓冲器与Artix-7 XC7A200T（FFG1156）连接。
我们的ADC为16位，130 MSP连接到同一存储区的用户I / O引脚。
由于某种原因，与ADC的数字化数据引脚接口的FPGA的一些用户I / O引脚被损坏。
我们已经生产了6块FPGA板，所有这些板都在相同的引脚上出现问题。
我已经确定：
- 损坏的用户I / O引脚的钳位二极管运行良好（我测量过）
- 为LVCMOS25和上拉设置了正确的FPGA配置
- 即使在损坏的用户I / O引脚上将输入电压设置为逻辑电平“0”，我也始终读取逻辑电平1
- TVCCO2VCCAUX期间VCCO和VCCaux的上电/掉电顺序正常，电压电平远远超过2.625伏
- 用户I / O引脚的所有输入电压都在0伏和2.5伏的限制范围内。
即使在用高电压驱动输入的情况下，CMOS缓冲器驱动的峰值电压也不能提供足够的电流来损坏输入缓冲器，因为钳位二极管将保护I / O（记住我说损坏的引脚有
钳位二极管工作正常）
- 我已将损坏的用户I / O引脚设置为输入，输出，上拉，下拉，不同的电压电平，但它们不工作且始终设置为逻辑电平“1”。
问题：
- 考虑到我有16个相同的LVCMOS25输入，其中有2个是由于某种原因被损坏，您是否有可能对用户I / O引脚造成损害的建议？
- 我可以访问内部用户i / o引脚电气方案吗？
- 接地问题是否会损坏用户io引脚？
- 有没有人报告过类似的问题？
问候
拉斐尔男爵