@terisman,
检查以下文件夹:C: Xilinx Vivado 2016.4 data vhdl src unisims primitive
C:赛灵思 Vivado 2016.4 数据的Verilog的 src unisims
谢谢,Nupur -----------------------------------------------
--------------------------------------------- Google在发布之前提问
。
如果某人的帖子回答了您的问题,请将帖子标记为“接受为解决方案”。
如果你看到一个特别好的和信息丰富的帖子,考虑给它Kudos(点击星标)。
@terisman,
检查以下文件夹:C: Xilinx Vivado 2016.4 data vhdl src unisims primitive
C:赛灵思 Vivado 2016.4 数据的Verilog的 src unisims
谢谢,Nupur -----------------------------------------------
--------------------------------------------- Google在发布之前提问
。
如果某人的帖子回答了您的问题,请将帖子标记为“接受为解决方案”。
如果你看到一个特别好的和信息丰富的帖子,考虑给它Kudos(点击星标)。
举报