如何在我的设计中分配GTP引脚

我使用LX30T FF665-1 FPGA，我想使用GTP。当我在ISE 9.1.3中打开“assign package pins”时，我发现我无法为GTP分配端口的封装引脚。我打开了“编辑约束（文本）
“，并添加了NET”SATACLK“LOC = T4。然后我打开”分配包引脚“，我发现引脚T4已分配给端口SATACLK，但是ERROR消失如下：错误：Floorpan编辑器 - SATACLK：指定的库号
不会退出“。当我进行行为模拟时，一个错误消失：”实体mv13到组件MV13的默认端口映射使实体端口SATACLK打开，但它没有默认值“。
所以，我想知道的是我如何为我的设计端口分配GTP引脚。
谢谢！