赛灵思

陈龙

7年用户 179经验值

私信关注

[问答]

在XUP VII-Pro开发系统上使用AC97最后一行不终止的解决办法？

嗨，
我合成了一个设计，包括opb_ac97_v2_00_a和Xilinx EDK 9.2.02 Build EDK_Jm_SP2.3。，
将它连接到OPB，尝试连接和不连接中断信号。
现在我正在尝试使用核心
我的基于ecos的应用程序。
为此，我包括xac97_l.h并尝试使用初始化核心
XAC97_InitAudio（XPAR_OPB_AC97_0_BASEADDR，AC97_DIGITAL_LOOPBACK）;
我发现了XAC97_WriteReg的最后一行
while（！XAC97_isRegisterAccessFinished（baseaddr））;
永远不会终止。
有人知道如何造成这种情况吗？
消息由bw_pb在10-17-2008 03:46 PM编辑

回帖（5）

王利祥

2020-6-4 15:57:04

我不确定这对你是否有用，但我自己也遇到了一些问题（使用virtex2pro）。问题是他无法通过硬复制。这似乎是一个问题
重置FPGA的时间，这是我在搜索几天后所做的事情：我在EDK的项目代码中放置了包含函数描述的头文件和c文件的内容。突然它工作了。这就是这个问题。
可能是最好的方法，但它对我有用，除非有人有更好的想法，我会继续使用它。

举报

陈晓晨

2020-6-4 16:17:01

你在哪里获得opb_ac97_v2_00_a？
我无处可寻。
Xilinx已指示人们将Ip从过时的参考设计中拉出来。
请问，我怎样才能获得这个更新的核心？
Xilinx，关于这个核心的任何信息？

举报

陈晓晨

2020-6-4 16:34:17

thirdeye写道：你在哪里获得opb_ac97_v2_00_a？
我无处可寻。
Xilinx已指示人们将Ip从过时的参考设计中拉出来。
请问，我怎样才能获得这个更新的核心？
Xilinx，关于这个核心的任何信息？
仍然没有找到这个核心，并最终使用opb_ac97_controller_ref_v1_00_a从Virtex-4参考设计中拉出来。

举报

李晓曦

2020-6-4 16:51:45

实际上，我使用了其中一种参考设计。
由于我无法访问我所做的FPGA系统，我甚至无法检查它是哪一个，但是，它已经老化了几年。

举报

更多回帖

5

相关问答

×

20

完善资料，
赚取积分