赛灵思
登录
直播中
罗振炜
7年用户
177经验值
私信
关注
[问答]
怎么为I/Obank提供125MHz差分时钟?
开启该帖子的消息推送
差分时钟
嗨,
我是第一次在
FPGA
工作。
我为所有32个收发器提供125 MHz差分时钟。
现在我需要为I / O bank提供125 MHz差分时钟。
有没有办法使用GTX时钟用于这个目的(正如我读到的,MRCC或GTX可以驱动BUGMR,而BUGMR又可以驱动BUFIO和BUFR)或者我必须为I / O bank提供单独的时钟吗?
回帖
(1)
陈苏文
2020-7-15 10:07:40
收发器模块为您提供输出时钟,您可以将其用于结构的其余部分。
- 如果提供的信息有用,请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。
收发器模块为您提供输出时钟,您可以将其用于结构的其余部分。
- 如果提供的信息有用,请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。
举报
更多回帖
rotate(-90deg);
回复
相关问答
差分时钟
怎样才能
提供
125MHz
的频率?
2019-09-06
3239
Xilinx 7系列2000T FPGA
时钟
疑问
2015-10-09
2711
请问C6678的SRIO的参考
时钟
到底能不能用
125MHz
呢?
2018-06-25
3534
请问对C6455的SRIO的参考
差
分时钟
必须
提供
大于等于156.25
MHz
的
时钟
吗?3.125Gbps是如何换算过来的?
2018-06-25
3626
如何实现OSERDES在DDR模式下以
125MHz
时钟
运行?
2019-07-15
2298
请问AD9914输出有个
125MHz
的杂散怎么解决
2018-08-19
3142
如何生成
125MHz
,250
MHz
两个
时钟
?
2019-08-28
1601
时序报告显示出最大值
2019-03-27
1060
差
分时钟
约束文件问题的解决办法?
2020-08-05
3099
如何设置
差
分时钟
约束?
2019-10-28
5947
发帖
登录/注册
20万+
工程师都在用,
免费
PCB检查工具
无需安装、支持浏览器和手机在线查看、实时共享
查看
点击登录
登录更多精彩功能!
英国威廉希尔公司网站
william hill官网 版块
小组
免费开发板试用
ebook
直播
搜索
登录
×
20
完善资料,
赚取积分