KC705评估板中错误的解决办法？

嗨，
对于将存储器系统输入时钟sys_clk.ref_clk置于其中一个存储体内的CCIO引脚上的DDR3接口，MIG将DIFF_SSTL15 I / O标准（VCCO = 1.5V）分配给CCIO引脚。
由于DIFF_SSTL15和LVDS输入使用相同的差分输入接收器，因此LVDS时钟源可以直接连接到DIFF_SSTL15 CCIO引脚。
请通过以下链接了解更多详情
http://www.xilinx.com/support/answers/40603.html
所以KC705是正确的，并且已知可行
希望这可以帮助
问候，
Vanitha
--------------------------------------------------
-------------------------------------------请在发布前进行谷歌搜索，
您可能会找到相关信息。请留下帖子 - “接受为解决方案”，如果提供的信息有用且回复，请给予赞誉
在原帖中查看解决方案

嗨，
对于将存储器系统输入时钟sys_clk.ref_clk置于其中一个存储体内的CCIO引脚上的DDR3接口，MIG将DIFF_SSTL15 I / O标准（VCCO = 1.5V）分配给CCIO引脚。
由于DIFF_SSTL15和LVDS输入使用相同的差分输入接收器，因此LVDS时钟源可以直接连接到DIFF_SSTL15 CCIO引脚。
请通过以下链接了解更多详情
http://www.xilinx.com/support/answers/40603.html
所以KC705是正确的，并且已知可行
希望这可以帮助
问候，
Vanitha
--------------------------------------------------
-------------------------------------------请在发布前进行谷歌搜索，
您可能会找到相关信息。请留下帖子 - “接受为解决方案”，如果提供的信息有用且回复，请给予赞誉

感谢您的快速回复！
我的另一个问题是红色圆圈的影响是什么。

谢谢！
我在您提供的链接中找到了所有答案！