完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
嗨,我想拥有XC7K325T-FFG676(Kintex-7)的文档,以便了解系统在XDC文件中分配正确的引脚。
基本上,我有XDC文件forXC7K325T-FFG676。 但我想迁移到XC7K325T-FFG900(评估套件)。 所以我应该先了解XC7K325T-FFG676的引脚。 然后我只能更改XDC文件XC7K325T-FFG900 |
|
相关推荐
17个回答
|
|
@sourajitjash在这里为您的包装打包
http://www.xilinx.com/support/packagefiles/kintex-7-pkgs.htm 检查主xdc部分是否有eval board xdc http://www.xilinx.com/support/documentation/boards_and_kits/kc705/ug810_KC705_Eval_Bd.pdf -Pratham ------------------------------------------------ ----------------------------------------------请注意 - 请 如果提供的信息有用,请将答案标记为“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢K- -------------------------------------------------- ----------------------- |
|
|
|
@sourajitjash
你可以参考下面的UG来了解XC7K325T-FFG676& FFG900的银行组织等 http://www.xilinx.com/support/documentation/user_guides/ug475_7Series_Pkg_Pinout.pdf 如果要将引脚输出,请参阅“ASCII引脚文件”部分 希望这可以帮助 -Vanitha -------------------------------------------------- -------------------------------------------请在发布前进行谷歌搜索, 您可能会找到相关信息。请留下帖子 - “接受为解决方案”,如果提供的信息有用且回复,请给予赞誉 |
|
|
|
有关两种器件的封装和引脚详细信息,请参阅UG475。
-------------------------------------------------- ---------------------------------------------请将帖子标记为 如果提供的信息能够回答您的问题/解决您的问题,请“接受为解决方案”。给予您认为有用的帖子。 |
|
|
|
我已经有了这些文件。
但我不知道引脚位置和包文件的excat板功能。 我想看看FFG676的时钟模块,频率,引脚。 我无法从pin或package文件中知道。 基本上我有一个FFG676的XDC文件。 我想了解引脚以及时钟的连接方式。 在得知这一点之后,我将对FFG900采用相同的方法 |
|
|
|
在这种情况下,为什么不使用xdc文件在Vivado中创建I / O规划项目并从那里获取它。
-------------------------------------------------- ---------------------------------------------请将帖子标记为 如果提供的信息能够回答您的问题/解决您的问题,请“接受为解决方案”。给予您认为有用的帖子。 |
|
|
|
@sourajitjash您需要检查威廉希尔官方网站
板的原理图,了解它的连接方式和内容。
FFG676是定制板,FFG900是xilinx评估板。 您可以在此处获取xilinx板的原理图 https://secure.xilinx.com/webreg/clickthrough.do?cid=188020&license=RefDesLicense&filename=kc705_Schematic_xtp132_rev1_1.pdf&languageID=1 -Pratham ------------------------------------------------ ----------------------------------------------请注意 - 请 如果提供的信息有用,请将答案标记为“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢K- -------------------------------------------------- ----------------------- |
|
|
|
|
|
|
|
从引脚规划中,您将知道使用了哪些引脚以及各自的组电压。如果您需要有关时钟,终端等频率的信息,则需要威廉希尔官方网站
板原理图。
-------------------------------------------------- ---------------------------------------------请将帖子标记为 如果提供的信息能够回答您的问题/解决您的问题,请“接受为解决方案”。给予您认为有用的帖子。 |
|
|
|
|
|
|
|
在xdc中,你也有create_clock约束吗?
如果您有时序限制,那么您可以了解频率。 -------------------------------------------------- ---------------------------------------------请将帖子标记为 如果提供的信息能够回答您的问题/解决您的问题,请“接受为解决方案”。给予您认为有用的帖子。 |
|
|
|
是的我有create_clocks.There有两个clokcs:一个时间段为5 ns连接到ffg676的Y23。
其他周期:200ns连接到FFG676的F17。 因此,在引脚位置之后,您可以了解这些基本上是MRCC引脚。 你能告诉我Y23和F17是时钟针吗? 因此,我可以在FFG900中为MRCC引脚分配类似的命令和存储区。 但我怎样才能确定我是否做得对吗? |
|
|
|
是的Y23&
F17是MRCC引脚(支持时钟)。 请查看http://www.xilinx.com/support/packagefiles/k7packages/xc7k325tffg676pkg.txt 你设计了你的威廉希尔官方网站 板吗? 您应该将板载时钟振荡器输出时钟驱动到为FFG900器件分配的相应引脚。 -------------------------------------------------- ---------------------------------------------请将帖子标记为 如果提供的信息能够回答您的问题/解决您的问题,请“接受为解决方案”。给予您认为有用的帖子。 |
|
|
|
是。
在该链接之后,我发现它们是MRCC引脚。 你能告诉我MRCC引脚的功能吗? 根据我的理解,我认为时钟应该与板载振荡器连接。 但在这里它们连接到MRCC引脚。 在http://www.xilinx.com/support/packagefiles/k7packages/xc7k325tffg900pkg.txt之后,我为FFG900分配了引脚AD23和L25。 但是如何才能确定我是否做得对。 在FFG900中,差分时钟引脚为AD12和AD11。 类似地,对于FFG676,应该有差分系统时钟。 但在FFG676中,时钟连接到MRCC |
|
|
|
FFG676的XDC文件是从一个Synopsys工具(ARChitect)生成的:Y23和F17
|
|
|
|
MRCC / SRCC是具有时钟功能的IO引脚,它们具有较少的偏斜。
有关MRCC和SRCC引脚的详细信息,请参见http://www.xilinx.com/support/documentation/user_guides/ug472_7Series_Clocking.pdf的表1-1。这些引脚是差分的,如果要驱动单端时钟信号 那么你必须使用差分对的P引脚。 来自外部源的时钟驱动这些MRCC / SRCC引脚。 对于KC705(FFG900),我们有板载振荡器,可产生200 MHz时钟并驱动板上的AD11 / AD12引脚。如果不针对KC705,则AD11 / AD12与其他MRCC引脚一样好。 来源时钟。 -------------------------------------------------- ---------------------------------------------请将帖子标记为 如果提供的信息能够回答您的问题/解决您的问题,请“接受为解决方案”。给予您认为有用的帖子。 |
|
|
|
我正在从ffg676迁移到KC705。
因为我没有FFG676包。 KC-705是FFG900 ..对于KC705,我应该在哪里连接我的时钟? 我的一个时钟,有200 MHz频率。 但另一个频率较低 |
|
|
|
@sourajitjash你到底想要做什么?
您是否尝试从定制板上移植设计到KC705eval板? 如果是这样, 您是否完全了解设计,因为这可以帮助您轻松映射KC705上的信号? 你有自定义板的原理图吗? 如果对上述两种情况都回答是肯定的,请尝试通过确定哪些信号映射到哪些引脚来了解自定义威廉希尔官方网站 板的xdc。 一旦了解了这一点,就可以很容易地在KC705上重新映射它们以实现相同的RTL设计 我希望您知道,一旦完成所有这些操作,您将不得不再次运行您的实现,以确保满足所有时序参数和其他约束。 -------------------------------------------------- -------------------------------------------------- ----------------没有一个愚蠢的问题。 随意问,但快速搜索,以确保它还没有得到解答。 保持对话,获得Kudos和Accept Solution。 -------------------------------------------------- -------------------------------------------------- ------------------- |
|
|
|
只有小组成员才能发言,加入小组>>
2448 浏览 7 评论
2846 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2308 浏览 9 评论
3390 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2486 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1770浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
623浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
485浏览 1评论
2036浏览 0评论
760浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-1-13 01:33 , Processed in 1.626723 second(s), Total 109, Slave 93 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (威廉希尔官方网站 图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号