你好
只需串行收发器引脚(txp,txn,rxp和rxn),并行数据(txdata和rxdata将是FPGA的接口,不需要任何IO约束)
可以通过在下面的情况下指定引脚或GT位置来完成它们(GTXE2_CHANNEL_X0Y4)
因为它只支持一个IO标准,所以它默认设置为正确的标准。
问候,萨蒂什-----------------------------------------------
--- --------------------------------------------请注意
- 如果提供的信息有用,请将答案标记为“接受为解决方案”。给予您认为有用的帖子。感谢.--
---------------------------- ---------------------
----------------------
在原帖中查看解决方案
你好
只需串行收发器引脚(txp,txn,rxp和rxn),并行数据(txdata和rxdata将是FPGA的接口,不需要任何IO约束)
可以通过在下面的情况下指定引脚或GT位置来完成它们(GTXE2_CHANNEL_X0Y4)
因为它只支持一个IO标准,所以它默认设置为正确的标准。
问候,萨蒂什-----------------------------------------------
--- --------------------------------------------请注意
- 如果提供的信息有用,请将答案标记为“接受为解决方案”。给予您认为有用的帖子。感谢.--
---------------------------- ---------------------
----------------------
在原帖中查看解决方案
举报