简单理解，Fmax是除了诸如DDR/SERDES接口之外，内部的RTL代码的最高工作频率。
//------
01.RTL选取的工作时钟，可以是Pin输入，也可以是PLL/MMCM分频后输出。
02.器件不同，其Fmax值也不尽相同。
03.通常情况下，RTL代码工作频率不建议超过Fmax。但是实际测试时，可以工作在稍高于Fmax的情况下，此时可能会发生数据误码的情况。
简单理解，Fmax是除了诸如DDR/SERDES接口之外，内部的RTL代码的最高工作频率。
//------
01.RTL选取的工作时钟，可以是Pin输入，也可以是PLL/MMCM分频后输出。
02.器件不同，其Fmax值也不尽相同。
03.通常情况下，RTL代码工作频率不建议超过Fmax。但是实际测试时，可以工作在稍高于Fmax的情况下，此时可能会发生数据误码的情况。
2
举报
-
刘斌卓:
首先感谢您的解答。我就是用到了SERDES接口，它里面的CLK是400MHZ,在其他FPGA逻辑中用的都是200mhz的，按照您的说法， 这个是没问题的吧。
-
卿小小_9e6
回复
刘斌卓：
没问题。serdes接口相关的IP可以配置输入时钟，我印象里常用100MHz/125MHz/156.25MHz。并且，serdes需要使用bank时钟，否则会概率性导致误码情况甚至无法Link的情况。建议查看transceiver相关手册。
