完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友william hill官网
|
DDR：Double Date Rate 双倍速率同步动态随机存储器。
单端走线控制 50 欧姆，差分走线控制 100 欧姆 通常，根据器件的摆放方式不同而选择相应的拓扑结构。 A、DDR*1 片，一般采用点对点的布局方式，靠近主控，相对飞线 Bank 对称。间距可以按照是实际要求进行调整，推荐间距为 500-800mil。 等长要求 L1+L2=L1+L3 C、DDR*4 片，以下列出了常用的 4 片 DDR 布局拓扑结构。 等长要求 L1+L2+L6=L1+L2+L7=L1+L3+L4=L1+L3+L5 然而，菊花链式拓扑结构被证明在 SI 方面是具有优势的。对于 DDR3 的设计， 特别是在 1600 Mbps 时，则一般采用 D 所示菊花链拓扑结构进行设计。 混合拓扑结构中“T”型拓扑的要求与两片DDR2/3 相同。 等长要求 L1+L3+L2=L1+L4+L5 
0
|
|
|
最近下载过的用户(2)
相关推荐
|
|
只有小组成员才能发言，加入小组>>
1007 浏览 1 评论
1151 浏览 1 评论
12550 浏览 0 评论
5963 浏览 3 评论
17753 浏览 6 评论
1050浏览 1评论
1054浏览 1评论
1007浏览 1评论
5308浏览 1评论
1151浏览 1评论
/5 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （威廉希尔官方网站 图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1709
淘帖
599
