STM32硬件I2C的使用方法

　　STM32的硬件I2C很多人都对它望而却步。因为很多电工都说，STM32 硬件 I2C有BUG、不稳定、死机等等……最后都使用GPIO模拟I2C。
　　的确，模拟I2C好用。但是在我看来在一个72M的Cortex-M3的MCU上这样做非常不妥。一般来说I2C是一种慢速总线，就算工作在400kHz的快速模式上，I2C传送每个字节仍需要至少23us——还没有计算地址、起始信号和结束信号的发送。如果使用GPIO模拟的I2C，这23us的CPU时间都在空转中浪费了，而这23us已经可以做不少的事情了，所以在STM32上I2C还是使用硬件为佳——虽然它多多少少有点缺陷。

　　我们先来看一下STM32 I2C硬件的结构
　　
　　我们可以看见STM32的硬件I2C有两个和数据有关的寄存器“数据寄存器（Data register）”（DR）和“数据移位寄存器（Data shift register）”（DSR），我们的软件写入的是DR， DSR用于I2C数据的移位发送和接收，DR和DSR的数据交换由硬件控制——发送时DSR为空，DR不为空时，硬件自动把DR的数据写进DSR；接收时DR为空，DSR不为空，硬件自动把DSR数据写进DR。连续数据传输时，这样两个寄存器的数据交换使得软件读出和写入DR不会影响I2C总线中的数据接收和发送，使I2C的效率更高，这看起来十分美好，但是正是这个特点在某些情况下会变成电工们的噩梦。原因有二。
　　1、硬件上，DR和DSR的交换机制存在缺陷。
　　2、软件上，因为DR和DSR一共能容纳两个字节的数据，导致接收时候NACK的设置有一定的不可预料性。

　　硬件
　　硬件I2C上的缺陷，新版英文ErrSheet已经写得很清楚，就不引用了，这里只简单说说要点和一些个人总结。
　　1、EV7， EV7_1， EV6_1， EV6_3， EV2， EV8 和 EV3 必须在当前字节传输前处理完成，不然，有可能会导致数据出错。
　　这几个事件都涉及到DR和DSR，个人猜测（主要是有个”may be”才敢猜测）可能是读出或者写入DR的同时DSR被填满或清空，导致数据出错。理想情况下“读出或者写入DR的同时DSR被填满或清空”是不可能发生的，中断一来临的时候，CPU马上处理中断请求，读出或者写入DR数据，这时DSR的数据还是“新鲜滚热辣”的，可能连一位都没有接收或发送。但是，在实际使用时，可能有别的中断优先级比I2C的事件中断要高，I2C事件没有及时处理而出现了上述的情况。所以，ST建议把I2C的事件中断设置成最高优先级。
　　2、产生STOP前DSR必须为空，不然，会导致DSR里的数据左移一位。
　　这个没什么好说的，就是一个硬件的BUG，保证发送STOP前DSR没有数据就可以了。
　　3、总线上，开始条件（S）后没有进行数据传输就马上设置停止条件（P），或者S后忘记P会导致硬件I2C不能再次产生S，必须软复位I2C。
　　这个ST解释成是，STM32严格按照了I2C的标准，S之后没有数据传输是不能P的。其实这点可以体谅，但是，这点如果没有处理好，总线上的错误会导致STM32 I2C陷入瘫痪。

　　软件
　　由于DR和DSR的存在，编程上需要一些技巧，新版英文ErrSheet和参考手册（RM0008）都有相关的操作介绍（Closing the communication），排除硬件上的缺陷，编程的难点主要在接收时如何可靠地设置NACK上。
　　在只有DSR的MCU上设置NACK是非常简单的，在读出倒数第二个数据前设置一下就可以了，但是个方法在似乎在STM32上行不通，因为STM32有DR和DSR，在倒数第二个数据被接收的时候（RxNE置位），马上设置NACK，理想情况下没有任何问题，NACK也被正确的发送，但是如果有其他更高优先级的中断打断了这个过程，NACK就不能及时设置，导致从器件收到的是ACK没有释放总线……
　　ST提供的资料上（笔者所见），给电工们的建议。
　　1、接收2个字节或1个字节时，切换GPIO模式为OD，然后软件下拉SCL引脚，使硬件I2C发生时钟延展，把下一个字节开始传输的时机延后，设置完NACK后，再把GPIO设置回AFOD，但是这只能解决小于两个字节的接收。
　　2、大于2个字节用DMA，DMA可以说是特效药，“屡试不爽”。不过要注意，接收大于或等于2个字节时才能使用DMA，不然不能产生EOT-1事件导致NACK不能正确发送。
　　3、设置I2C事件中断为最高优先等级。