启用ST-DDR4
为了使设计人员能够快速集成ST-DDR4支持，该过程从Xilinx Vivado开发环境中生成的现有8Gb DDR4 SDRAM-2666存储器接口生成器（MIG）开始。与8Gb DDR4 SDRAM的差异如下，并将在后续章节中进行说明：
1.时间安排（减少工作频率，增加行访问时间，增加计数器宽度并减小CAS页面大小）
2.加电（校准–校准期间启用了防乱涂模式）
3.掉电（将所有相关数据塞入或移动到持久性存储器阵列中）
4.性能（增加管道深度并提高数据传输效率）
注意：健壮的ST-DDR4持久性存储器设计还需要系统级的纠错码（ECC）方案，但该文档不在本文范围之内。
3. DDR4 SDRAM-1333内存接口
在Xilinx设计环境中，将根据代表8Gb SDRAM DDR4-2666的速度和时序特性的输入参数生成DDR4接口逻辑。
该表显示了DDR4和ST-DDR4的关键时序参数
由于MIG无法使用当前JEDEC标准以外的参数创建接口逻辑，因此必须首先创建兼容JEDEC的DDR4控制器。 everspin 1Gb ST-DDR4 1333器件最类似于8Gb DDR4-2666 SDRAM器件，因此请使用8Gb DDR4 SDRAM 2666规格SDRAM DDR4-2666中的时序值，一旦创建了DDR4接口逻辑，就可以修改时序，上电，掉电和性能参数，以启用ST-DDR4持久性存储器。
强烈建议在创建MIG之后，在Vivado中创建一个示例测试台，方法是右键单击.xci文件并选择名为“ Open IP Example Design 。..”的菜单项。创建示例设计将创建一个新的Vivado项目。以及模拟新创建的MIG所需的所有测试文件。
启用ST-DDR4
为了使设计人员能够快速集成ST-DDR4支持，该过程从Xilinx Vivado开发环境中生成的现有8Gb DDR4 SDRAM-2666存储器接口生成器（MIG）开始。与8Gb DDR4 SDRAM的差异如下，并将在后续章节中进行说明：
1.时间安排（减少工作频率，增加行访问时间，增加计数器宽度并减小CAS页面大小）
2.加电（校准–校准期间启用了防乱涂模式）
3.掉电（将所有相关数据塞入或移动到持久性存储器阵列中）
4.性能（增加管道深度并提高数据传输效率）
注意：健壮的ST-DDR4持久性存储器设计还需要系统级的纠错码（ECC）方案，但该文档不在本文范围之内。
3. DDR4 SDRAM-1333内存接口
在Xilinx设计环境中，将根据代表8Gb SDRAM DDR4-2666的速度和时序特性的输入参数生成DDR4接口逻辑。
该表显示了DDR4和ST-DDR4的关键时序参数
由于MIG无法使用当前JEDEC标准以外的参数创建接口逻辑，因此必须首先创建兼容JEDEC的DDR4控制器。 everspin 1Gb ST-DDR4 1333器件最类似于8Gb DDR4-2666 SDRAM器件，因此请使用8Gb DDR4 SDRAM 2666规格SDRAM DDR4-2666中的时序值，一旦创建了DDR4接口逻辑，就可以修改时序，上电，掉电和性能参数，以启用ST-DDR4持久性存储器。
强烈建议在创建MIG之后，在Vivado中创建一个示例测试台，方法是右键单击.xci文件并选择名为“ Open IP Example Design 。..”的菜单项。创建示例设计将创建一个新的Vivado项目。以及模拟新创建的MIG所需的所有测试文件。
举报
举报
