DDR 的 VTT 设计
当数据线地址线负载较重时，VTT 的暂态电流峰值可达到 3.5A 左右，这种暂态电流的平均 值为 0A。一些情况下不需要 VTT 技术(并行端接)。
系统中有 2 个或更少的 DDR总线上需要的电流不是很高，中等左右通过仿真验证不需要VTT 电压的产生一般用 IC，厂商包括：Intersilm Philips, Semiconductors, Fairchild, National, TI 等等。选用了 IC 实现 VTT，推荐使用下面的原则：
VTT 用 Rt 端接地址/控制/命令信号线，端接数据信号组 VTT=VDDQ/2VTT 并不端接时钟信号线，时钟信号线使用前面说的差分端接技术VTT 与 VREF 走线/平面在同一层，必须具有 150mil 的距离，推荐它们在不同层VTT 走线/平面需要至少 2 个 4~7uF 的解耦电容，2 个 100uF 的电容。具体放置位置是 VTT 的两个端点（at each end）
VTT 表面走线宽度至少 150mil，推荐 250mil上电时序：VTT 开始上电必须在 VDDQ 之后，避免器件 latch-up，推荐 VTT 和 VREF 同时 上电。
详情见附件。。。。。。
举报
