FPGA|CPLD|ASICwilliam hill官网
直播中

cm7

13年用户 101经验值
私信 关注
[问答]

请教一个FIFO应用问题

我准备用24位的A/D采集地震信号(加速度芯片采集的加速度值),信号先存入FIFO中,对信号设置一个阈值,当数值超过阈值时报警,并记录报警前30秒地震数据,报警后10秒(30秒也行)的数据。没有报警的数据是不要的。最终将报警的数据存储在SD卡中,我有以下几个问题:
1.信号采样频率1KSPS,我准备用8位的fifo(IDT72系列吧),这样需要3片才能完成1路的数据缓存,是不是很奢侈啊,有没有比较好的解决办法(我不会FPGA),
2.假设用fifo,问题来了,因为一个地方可能长期都不发生地震,当fifo存满的时候要清除,万一刚一清除,发生了地震,就没有了震前30秒的数据,这个怎么解决

请各位有经验的不吝赐教!

回帖(5)

zhihuizhou

2011-10-20 16:37:51
第一个问题 我没有用过 asic的fifo ,所以不太了解
第二个问题 可以用乒乓操作,在清除第一个fifo的时候,写第二个fifo ,写第二个fifo的时候 清第一个fifo
举报

cmod

2011-10-20 16:38:17
用SRAM搭出来一个环形的队列存储结构,环形总长度设定为40秒数据的长度,然后用阈值去控制队列存储的写信号
举报

mopeipei

2011-10-20 16:38:46
外接一个SRAM然后把FIFO里的数据根据你的时间点存入,在SRAM里数据循环写入,前后10s的数据存入其他的都可以舍去
举报

的乏味而

2011-10-20 16:39:34
ACTEL FPGA内部带上百Kbit的RAM,不占逻辑资源,可软件自动生成FIFO模块,很适合你的要求
举报

王兰

2011-10-20 16:40:34
加速度芯片……12bit的ADC都绰绰有余了
举报

更多回帖

发帖
×
20
完善资料,
赚取积分