![]()
FPGA 上位机
项目名称：基于FPGA的数字威廉希尔官方网站
实验验证平台
应用领域：高校的数字威廉希尔官方网站
实验课程中实验结果验证与分析
参赛计划：
一、设计思路：
在高校的数字威廉希尔官方网站
课程中，要通过在FPGA器件上通过设计一些简单的时序或者组合逻辑威廉希尔官方网站
深入学习与验证，但是每个人的做完的结果会有各种问题与错误，大大增加了老师的工作量，因此准备设计一个基于FPGA的验证模块，该模块可以通过插入到设计者的模块中，并使用探针采集数据并做初步分析，结果上传到上位机软件中，在上位机中分析结果，通过与预定的答案进行分析比对，给出得分，如果结果错误给出相应的错误原因与改正方法。
为了方便对采集结果快速分析，因此需要在上位机软件中进行，上位机预计采用QT平台开发，通过串口进行数据交互。上位机中将事先预制好要测试的题目或功能，同时会预留出扩展接口，可以自定义测试功能与方法，将测试内容下发至FPGA中，并通过与用户功能接口连接，下载至FPGA中根据上位机指令开始测试并在上位机中显示交互数据与结果。
二、主要解决问题：
其一，是海量数据存储：因为部分需要存储大量数据对比分析，要占用大量LUT资源或者BRAM，而为了精简验证单元，必然不能使用大量RAM资源；而不使用RAM暂存数据又会影响验证平台的性能和结果，因此本验证平台将对RAM的使用与优化进行大量分析与研究工
更多回帖
