FPGA|CPLD|ASICwilliam hill官网
直播中

zjh005123

12年用户 8经验值
擅长:可编程逻辑 EDA/IC设计 控制/MCU
私信 关注
[问答]

数字威廉希尔官方网站 中,建立时间和保持时间对于触发器的时钟信号有

请问,对于触发器的时钟信号,建立时间和保持时间有要求吗?

刚看到一个门控时钟产生毛刺的反例,(如下图)想到了这个问题。若此时钟信号毛刺极小,有没有可能被触发器忽略呢?为什么呢?如果有可能小到什么程度会被忽略呢?
                未命sssss名.jpg

回帖(3)

M_My

2014-4-23 16:51:11
对于触发器来说建立时间和保持时间越短越好。如果输入信号不满足建立时间和保持时间的要求,就可能导致数据锁存错误。
举报

z00

2014-4-23 21:12:45
时钟是整个威廉希尔官方网站 最重要、最特殊的信号,系统内大部分器件的动作都是在时钟的跳变沿上进行, 这就要求时钟信号时延差要非常小, 否则就可能造成时序逻辑状态出错;

建立时间和保持时间关系详解.docx (274.31 KB)
(下载次数: 38, 2014-4-23 21:12 上传)
举报

youzizhile

2014-4-26 15:56:37
时序威廉希尔官方网站 最重要的两个参数就是建立时间和保持时间。
建立时间(setup time)是指在触发器的时钟信号上升沿到来以前,数据稳定不变的时间,如果建立时间不够,数据将不能在这个时钟上升沿被打入触发器;
    保持时间(hold time)是指在触发器的时钟信号上升沿到来以后,数据稳定不变的时间,如果保持时间不够,数据同样不能被打入触发器。

参考以下两个附件:
http://blog.chinaunix.net/uid-29325521-id-3992789.html
FPGACPLD 数字威廉希尔官方网站 设计经验分享.pdf (1.11 MB)
(下载次数: 44, 2014-4-26 15:54 上传)

   数据稳定传输必须满足建立和保持时间的要求。
个人理解:
    1、建立时间(setup time)触发器在时钟沿到来之前,其数据的输入端的数据必须保持不变的时间;建立时间决定了该触发器之间的组合逻辑的最大延迟。
    2、保持时间(hold time)触发器在时钟沿到来之后,其数据输入端的数据必须保持不变的时间;保持时间决定了该触发器之间的组合逻辑的最小延迟。
举报

更多回帖

发帖
×
20
完善资料,
赚取积分