FPGA|CPLD|ASICwilliam hill官网
登录
直播中
曾超林123
3年用户
4经验值
擅长:可编程逻辑
私信
关注
[问答]
关于AD9914的sync_clk时钟问题
开启该帖子的消息推送
FPGA
最近一个项目中在使用AD9914,外部输入时钟是2.88GHz,上电之后,先把master reset 置高,复位AD9914,然后置低。用示波器观测sync_clk,常温的时候,幅值是1.8V,摆幅300mv,0度左右,幅值是2.2V,摆幅300mv.这个sync_clk的幅度会随着温度变化吗。
还有在低温的时候,发现sync_clk有时候会没有输出。有人遇到过类似情况吗
更多回帖
rotate(-90deg);
回复
相关问答
FPGA
请教
关于
AD9914
输出问题
2018-08-06
3160
请问
AD9914
输出有个125MHz的杂散怎么解决
2018-08-19
3176
两片
ad9914
的同步相位差不一样
2018-12-13
4437
请问
AD9914
SYNC_CLK
只能输出一个高电平是什么原因?
2018-08-09
4786
ad9914
的24分频
时钟
输出
sync
clk
的电压为什么不一样?
2023-12-01
455
AD9914
的输出没有实现倍频功能
2018-09-26
2077
AD9914
输出不稳定
2018-12-10
5390
ad9914
当把
sync_clk
使能至为'1'时,用示波器测得该
时钟
输出偏置在3.3v上
2018-11-08
15944
请问
AD9914
评估板有并行配置、串行配置、并行直接编程模式吗
2018-08-18
3969
使用C8051F310给
AD9914
配置程序控制不了
AD9914
2018-11-15
2210
发帖
登录/注册
20万+
工程师都在用,
免费
PCB检查工具
无需安装、支持浏览器和手机在线查看、实时共享
查看
点击登录
登录更多精彩功能!
英国威廉希尔公司网站
william hill官网 版块
小组
免费开发板试用
ebook
直播
搜索
登录
×
20
完善资料,
赚取积分