FPGA|CPLD|ASICwilliam hill官网
直播中

曾超林123

3年用户 4经验值
擅长:可编程逻辑
私信 关注
[问答]

关于AD9914的sync_clk时钟问题

    最近一个项目中在使用AD9914,外部输入时钟是2.88GHz,上电之后,先把master reset 置高,复位AD9914,然后置低。用示波器观测sync_clk,常温的时候,幅值是1.8V,摆幅300mv,0度左右,幅值是2.2V,摆幅300mv.这个sync_clk的幅度会随着温度变化吗。
    还有在低温的时候,发现sync_clk有时候会没有输出。有人遇到过类似情况吗

更多回帖

发帖
×
20
完善资料,
赚取积分