ST意法半导体
登录
直播中
丁冬芹
7年用户
1280经验值
私信
关注
[问答]
如何在时钟配置选项卡中将ADC时钟源限制为80MHz呢?
开启该帖子的消息推送
ADC模块
HAL库
最大 ADC 时钟为 50MHz,但源最多可分频 256,因此无需限制源频率
CubeMX 6.2 + HAL H7 1.9 在时钟配置选项卡中将 ADC 时钟源限制为 80MHz
回帖
(1)
翁齐芳
2023-1-5 11:22:13
实际上,最大ADC频率取决于
电压标度
值,根据RM,Max值不能超过80Mhz。
实际上,当 Power regulator voltage scale 设置为
0 或 1
时,Max ADC freq 等于
80MHz
,如果 Power regulator voltage scale 设置为 2 或 3,则等于 40 MHz(有关更多详细信息,请请参阅
RM
中的表 59 )。
实际上,最大ADC频率取决于
电压标度
值,根据RM,Max值不能超过80Mhz。
实际上,当 Power regulator voltage scale 设置为
0 或 1
时,Max ADC freq 等于
80MHz
,如果 Power regulator voltage scale 设置为 2 或 3,则等于 40 MHz(有关更多详细信息,请请参阅
RM
中的表 59 )。
举报
更多回帖
rotate(-90deg);
回复
相关问答
ADC模块
HAL库
请问AD9649的
时钟
可以为
80MHZ
吗?
2019-03-07
1492
请问AD9649的
时钟
可以为
80MHZ
吗?
2023-12-22
567
CubeMX中的STM32L151C8T6A
时钟
如何
配置
?
2022-12-12
141
MIPI-CSI像素
时钟
限制
是否与CSI块
限制
相同?
2023-03-17
352
ADC
模块最小采样的
时钟
周期是多少
2022-12-28
287
使用同步
时钟
源
时STM32G474
ADC
不稳定测量问题如何规避?
2023-01-04
263
为什么Sigma-delta
ADC
时钟
频率提不上去?
2021-06-25
2280
为什么“STM32CubeIDE 1.5.0”
限制
stm32L5”提供的USART
源
时钟
?
2023-01-10
194
如何75
MHz
时钟
也成为FPGA板上的
源
时钟
?
2020-05-28
1304
如
何在
S6SLX9 FPGA上从4
MHz
输入
时钟
获得
80MHz
时钟
2019-07-22
1119
发帖
登录/注册
20万+
工程师都在用,
免费
PCB检查工具
无需安装、支持浏览器和手机在线查看、实时共享
查看
点击登录
登录更多精彩功能!
英国威廉希尔公司网站
william hill官网 版块
小组
免费开发板试用
ebook
直播
搜索
登录
×
20
完善资料,
赚取积分