ST意法半导体
直播中

李丽华

7年用户 1409经验值
私信 关注
[问答]

为什么要在Nucleo板上的ST-Link接口采用如此奇怪的新设计?

他们为什么要在这块Nucleo板上的ST-Link接口采用如此奇怪的新设计?
“较旧的 Nucleo/Discovery”ST-Link-Target 连接器(6 针,例如 Nucleo-LQFP64 板上的 CN11)丢失。
那里有一些“奇怪的新迷你尺寸 MIPI 连接器”……它的 1.27 毫米设计真的非常丑陋……这应该是新世界的替代品吗?然后是用于在内部和外部目标连接之间切换的 2x 跳线块吗?
...不知何故,这个 Nucleo 板的原理图并不完整...如果我尝试检查此原理图中的 SWDIO 线,它只被标记一次,在目标 H723 uC 那里...但另一端似乎是 missin...。至少 Adob​​e 查找功能没有找到它...。
也许这些 STM32H730 / STM23H723 芯片有一些不同的新调试接口?(是否可以使用旧式发现/核板 st-link 接口连接到这些芯片?)。
PS:讨厌的问题:为什么他们总是把这个以太网接口放在这些 Nucleo 板上?..我真的无法想象超过 1% 的 Nucleo 用户会对以太网接口感兴趣......但它确实在这些板上消耗了很多空间(并且不知何故“阻塞”了许多 IO ......因为它是如果需要,以某种方式将此类内部使用的 IO 用于外部应用程序总是很麻烦......)。








回帖(1)

傅琦

2023-1-13 10:05:53
MB1364 原理图第 2 页,H723ZG,修订版。E-01,显示直接连接 T_SWDIO-SWDIO、T_SWCLK-SCLK 等,所以是的,直接连接。
需要电平转换器,因为 ST-Link F723 始终由 3.3V 供电,而对于 H723,跳线 JP5 允许选择 1.8V 或 3.3V。
RDP 级别 2 意味着 JTAG/SWD 接口和内部 booloader 的*永久*和*不可逆*停用。当然,您可以安装自己的引导加载程序,仍然允许编程/擦除内部闪存(但不是选项字节),但这对于开发系统来说肯定是一个相当糟糕的主意。
*可能*还有另一种可能性,即保持 NJTRST (PB4) 处于活动状态。这应该可以防止 JTAG 接口变为活动状态。但是这个
不会阻止识别 SWD 激活序列,因此这将只允许将 JTAG 用于外部目标,而不是 SWD。
打开 JP3 不会有太大帮助,重点是即使内部目标保持在复位状态,其 JTAG/SWD 接口仍然完全运行(这是一个功能)并且会干扰外部目标。
因此,除了切断 SWDIO 和 SWCLK 走线之一外,我看不到任何可行的选择。
举报

更多回帖

发帖
×
20
完善资料,
赚取积分