在FPGA上实现时钟信号的多路同步输出该怎么做呢？

将FPGA的时钟输出到其他威廉希尔官方网站 板？是为了同步数据采集吗？一般不推荐将FPGA时钟引出的，买个时钟驱动芯片分路输出更好。

就是进行同步数据采集，我们要做一个DVR视频采集卡

将50M晶振时钟经过BUFG缓冲后输出到PLL_BASE原语中，一个时钟就不用PLL_ADV IP核了，根据你自己的需要设置输出时钟的分频倍数，相移，具体看原语每句后面的注释就行了。