#s32g3 RDB3 S32G399A
我正在基于 SDK BSP35 在 CPU 为 S32G399A 的 S32G RDB3 板上开发 PCIe。
我发现，通过将 0x4 写入 PE0_GEN_CTRL_1 来将 PCIe 设置为 RC 模式
rm486025 - S32 SerDes 子系统参考手册 (Rev2DraftA) (2.5).pdf 第 93 页
3-0
DEVICE_TYPE
设备类型
控制 PCIe 控制器设备类型、PHY 类型、SRIS 模式和手动通道翻转启用。
0000b - 端点
0100b - 根联合体的根端口
0110b - 上游交换机端口
所有其他值均保留。
在我写入寄存器 PE0_GEN_CTRL_1 之后，我想回读位于 Synopsys IP 中的 Header Type 寄存器，以检查它是否已经处于 RC 模式。
我发现，我必须在写入 PE0_GEN_CTRL_1 寄存器后添加大约 6ms 的延迟，然后 Header Type 寄存器才能读回正确的值（0x1，RC 模式）。与RDB2相比，RDB2上不需要这个延迟。
我想知道，RDB2 和 RDB3 上的 PCIe 是否有任何设计差异，这可能会导致这种延迟？或者有什么建议可以检查这个问题吗？
Synopsys DesignWare PCIe.pdf 版本 4.10a 2012 年 7 月 page739
