FPGA
盘古50K开发板（MES50HP）采用了核心板+扩展板的结构，核心板与扩展板之间使用高速板对板连接器进行连接。
核心板主要由FPGA+2颗DDR3 + Flash+电源+复位构成，承担了FPGA的最小系统运行及高速数据处理和存储的功能。FPGA选用的是紫光同创40nm工艺的FPGA （logos系列：PGL5OH-61FBG484），PGL5OH和DDR3之间的数据交互时钟频率最高到400MHz。2颗DDR3的数据位宽为32bit，总数据带宽最高到25600 (800×32)Mbps，PGL5OHFPGA带有4路HSST高速收发器，每路速度高达6.375Gb/s，非常适合用于光纤通信和PCle数据通信。电源采用多颗EZ8303（艾诺） 来产生不同的电源电压。
底板为核心板预留HDMI收发接口用于图像验证及处理；预留的光纤接口为10/100/1000M以太网接口，PCIE接口，方便各类高速通信系统验证；预留一个40pin的10扩展连接器，方便用户在开发平台基础验证模块威廉希尔官方网站
功能。
更多回帖
长按上方图片保存到相册
长按上方图片保存到相册
复制链接