Cortex-A5 MPCore技术参考手册

Cortex-A5 MPCore处理器是一款高性能、低功耗的ARM宏单元，具有L1缓存子系统，可提供完整的虚拟内存功能。在Snoop控制单元（SCU）的控制下，在缓存一致性集群中最多可以链接四个单独的内核，该单元为标记为共享的存储器维护L1数据缓存一致性。Cortex-A5 MPCore处理器实现ARMv7体系结构，运行32位ARM指令、16位和32位Thumb指令以及8位Java™ Jazelle州的字节码。
Cortex-A5 MPCore处理器包括：
•多达四个Cortex-A5内核•一个负责维护L1数据缓存一致性的SCU•一个支持传统ARM中断的中断控制器（IC）•每个处理器一个专用定时器和一个专用看门狗•一个全局定时器•一个或两个AXI高速高级微处理器总线架构（AMBA）L2接口。
•一个加速一致性端口（ACP），一个可选的AXI 64位从端口，可以连接到非连接外设，如DMA引擎。
在Cortex-A5 MPCore处理器设计中，可以仅实现一个Cortex-a五处理器。在这种配置中，仍然提供SCU。ACP和额外的主端口也可用于此配置。