利用AD734作倍频，经过倍频后讯号的dc偏移很严重是为什么？

各位好
最近再利用AD734作倍频，参考资料手册内图24之威廉希尔官方网站 ，并将第1与第6脚短路灌入输入讯号，并将第10pin接地，
其输出结果可发现到是可以接输入讯号成功倍频，但经过倍频后讯号的dc偏移很严重，请问这是为什么呢?
另外，我观察时间轴发现到波形虽然成功倍频但是会有类似pll jitter效应的左右抖动，请问这是为什么呢?
再麻烦帮小弟解答一下 谢谢