你们好，
我们正在使用AD9779A进行设计，有如下疑问：
（1） 使用AD9779A的数据时钟信号（
DATACLK）作为
FPGA内部PLL的参考时钟，再用FPGA PLL产生的时钟信号把数据打出，请问FPGA PLL产生的时钟信号和AD9779A的数据时钟信号的相位关系？
（2） AD9779A使用双端口模式，请问FPGA发送数据的时候，只要把AD9779A的
TXENABLE管脚置为高电平，发送完成把TXENABLE
管脚置为低电平，这样就ok？
（3） AD9779A的SPI接口： 当使用单字节传输的时候，指令字节和数据字节之间是否可以把CSB管脚拉高？
谢谢！
