各位好！请教AD1852相关问题。
1， AD1852 datasheet中的BCLK（或LRCLK）、fs、MCKL三者是什么关系？
2， 图中1852输入数据 SDATA左=0x007FFFFF（MAX+），右通道SDATA右=0x00800000（MAX-）；但转单端后输出的波形相同，这是为什么？我理解应该反相才对。
3，输出的波形与输入数据明显对应不上，是LRCLK的频率不对么？LRCLK的频率从2.33K到45.1K试了几个，输出波形变化很大，但都不对。
4，AD1852（或者差分转单端后）的输出能否保持恒定值？比如DSP输入一个值X后，AD1852在下一个输入到来之前，输出始终保持在与X对应的值上。怎么能实现这种功能？
DSP控制AD1852输出模拟信号，功能类似信号发生器，2个通道。参考AD1852数据手册制作
威廉希尔官方网站
板，使用AD4075-2将差分输出转成单端（
电源-6 +6）。数据左对齐模式，24位，AD1852的SPI口没使用（下拉到地），采样率（fs）48KHz，主时钟MCLK=24.576MHz（有源晶振）。LRCLK和BCLK由DSP的McBSP模块产生，图中：
1-LRCLK；2-SDATA；3-1852右通道单端输出；4-1852左通道单端输出；
