FPGA|CPLD|ASICwilliam hill官网
直播中

12年用户 15经验值
擅长:可编程逻辑
私信 关注
[问答]

fpga时序问题,大侠们帮帮忙吧!!!!!

1.Warning: Can't achieve timing requirement Clock Setup: 'hh:inst1|k:inst6|altpll:altpll_component|_clk0' along 2504 path(s). See Report window for details.
2.Warning: Clock period specified in clock requirement for clock "hh:inst1|k:inst6|altpll:altpll_component|_clk0" must be greater than or equal to the I/O edge rate limit of 5.538 ns in the currently selected device
3.Warning: Can't achieve minimum setup and hold requirement hh:inst1|k:inst6|altpll:altpll_component|_clk0 along 209 path(s). See Report window for details.
这是一个程序的警告信息,这种该怎么解决。时序约束的资料我已经看了很多,可以用timequest写max 。min等时序约束。但就是不知道遇到问题该从哪里下手,有没有具体讲时序约束例子的书籍吗??顺便推荐下吧》》

回帖(2)

lstcspring

2012-7-14 08:53:20
用的是哪家的片子,影响功能使用不?
举报

hbusxw

2012-7-14 09:47:46
进行时序分析,首先建立时钟约束,将无关时钟set_clock_groups , 并且切断无需分析的伪路径 这样才能看到你真正不满足约束的关键路径
举报

更多回帖

发帖
×
20
完善资料,
赚取积分