准备基于FPGA使用verilog HDL设计一个数字时钟,时间24小时、60分钟、60秒钟的计数,对应完成后的block图如下:
之前的版本,实现了基础的自动计时功能,但是调时功能存在问题,所以就进行了重构;
更多回帖
长按二维码打开