[问答]

若需要实现多颗LMK04828输出信号相位稳定的目的，使用参考时钟和10Hz同步信号的方案是否可行？

问答对人有帮助，内容完整，我也想知道答案 0 我们有多颗LMK04828需要做到输出所有时钟的相位稳定，用于后级RFSOC-AD/DA同步。多片LMK04828输入为Buffer芯片扇出的多路100MHz时钟信号（该信号频率可调节）和经LMK00105扇出的多路10Hz低频同步信号（SYNC）。其中，100MHz时钟输入LMK04828的CLKIN0，与板上100MHz压控晶振共同在两级PLL下，VCO工作于3000MHz，输出端多路输出100MHz、125MHz，并配合SYSREF输出6.25MHz信号。10Hz信号直接输入Sync Pin。clkin1&clkin2 输入pin悬空。希望多片LMK04828输出的SYSREF相位关系固定，DCLKout0输出相位关系稳定。由于没有使用前一级LMK04828输出参考时钟和SYSREF，因此考虑了两种方案达到同步目的。一、使用10Hz sync信号进行同步操作。 04828配置如下图所示操作流程为SPI配置如下 1）使能SYNC_EN； 2）使能SYNC_MODE中的SYNC PIN； 3）配置SYSREF_MUX为Normal SYNC或Re-clocked； 4）将SYNC_DISSYSREF拉低； 5）使用10Hz 信号输入一段时间； 6）拉高SYNC_DISSYSREF； 7）将SYNC_MODE和SYSREF_MUX配置为disable和SYSREF continue；在第5）部中可以看到SYSREF的输出是10Hz的频率有无变换的，认为SYNC是被输入的。配置结束后观察SYSREF输出的6.25MHz，多片相位并不是呈固定状态，而是相位随机变化的。二、使用SYSREF反馈的形式将输入的100MHz信号改为6.25MHz，并使能FB_MUX_EN为SYSREF，使PLL1_NCLK_MUX和PLL2_NCLK_MUX都为FB MUX，如下图所示。此时多片LMK04828输出的SYSREF相位都是稳定的，DCLK输出下相对相位也是稳定的。但是使用探头可以看到多颗LMK04828的输出信号相位之间存在微小变化，貌似同源性不好。后级DAC的输出呈现较差的相位噪声，存在较多的PJ，约30KHz的Step出现多个Spur，幅度约-30~-40dBc。请问若需要实现多颗LMK04828输出信号相位稳定的目的，使用参考时钟和10Hz同步信号的方案是否可行？应该如何修改我们的操作流程？ 0 本主题由 Harmony技术专家于 2024-11-9 15:41 审核通过
2024-11-8 16:09:38　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 新星之火12138 该类别下有 63 个回答。邀请回答 heks 该类别下有 62 个回答。邀请回答普罗旺斯的薰衣草该类别下有 59 个回答。邀请回答 wang21cj 该类别下有 56 个回答。邀请回答 hgimtk 该类别下有 53 个回答。邀请回答 chm5 该类别下有 51 个回答。邀请回答 lksas 该类别下有 49 个回答。邀请回答 K_Ming 该类别下有 46 个回答。邀请回答 msvdsufsdf 该类别下有 45 个回答。邀请回答 zhhx1985 该类别下有 45 个回答。邀请回答 huzp_bbs 该类别下有 45 个回答。邀请回答 fdhsfagd 该类别下有 44 个回答。邀请回答颜刚YanG 该类别下有 44 个回答。邀请回答风动影随该类别下有 43 个回答。邀请回答 kghfh 该类别下有 43 个回答。邀请回答 zhouxk 该类别下有 43 个回答。邀请回答 Tutut 该类别下有 42 个回答。邀请回答 hfgsd 该类别下有 42 个回答。邀请回答小黑羊该类别下有 42 个回答。邀请回答 ggfx 该类别下有 42 个回答。邀请回答举报张龙祥相关推荐 • LMK04828采用single loop mode，只配置PLL2 0-delay模式没有配置成功是怎么回事？ 130 • LMK04828使用两级PLL，但是PLL1无法锁定是怎么回事？ 350 • 使用LMK04828芯片遇到的几个问题求解答 225 • 求助，关于LMK5B12204同步相位调整问题求解 137 • ADS 2011.10版本无法加载lmk04828 IBIS模型，为什么？ 221 • lmk04828正常工作的情况下RESET/GPO管脚是为高电平还是低电平？ 289 • AD9783芯片是否有两路相位同步的功能？如何实现两路相同信号相位同步？ 347 • 请问AD9253是否支持多颗ADC同步？如何实现？ 351 • AD633仿真输出为什么是10Hz的信号 1895 • 请问ADIS16228是否适合低频信号处理0~10hz 2185 1个回答

答案对人有帮助，有参考价值 0 要实现多颗LMK04828输出信号相位稳定的目的，使用参考时钟和10Hz同步信号的方案是可行的。以下是一些关键点和步骤，以确保多颗LMK04828的输出时钟相位稳定： 1. 参考时钟同步： - 确保所有LMK04828的100MHz时钟输入（CLKIN0）来自同一个Buffer芯片，这样可以保证所有芯片接收到的时钟信号是相同的，从而实现时钟同步。 - 由于100MHz时钟信号频率可调节，确保所有芯片的时钟频率保持一致。 2. 低频同步信号： - 所有LMK04828的SYNC输入应接收来自同一个LMK00105扇出的多路10Hz低频同步信号。这样可以确保所有芯片在相同的时间点接收到同步信号，实现同步。 - 10Hz信号直接输入到Sync Pin，确保所有芯片的SYNC输入相位一致。 3. PLL配置： - 所有LMK04828的两级PLL配置应保持一致，以确保VCO工作在相同的频率（3000MHz）。 - 输出端多路输出100MHz、125MHz，并配合SYSREF输出6.25MHz信号，确保所有芯片的输出频率和相位关系固定。 4. SYSREF相位关系： - 由于SYSREF输出依赖于10Hz同步信号，确保所有LMK04828的SYSREF输出相位关系固定，需要保证10Hz同步信号的相位一致性。 5. DCLKout0输出相位关系： - DCLKout0的输出相位关系稳定依赖于100MHz时钟输入和10Hz同步信号的相位一致性。由于所有芯片的这两个输入信号都是同步的，DCLKout0的输出相位关系也将是稳定的。 6. 测试和验证： - 在实际应用中，需要对多颗LMK04828的输出信号进行测试和验证，确保相位关系符合预期。 - 使用相位分析仪或其他测试设备来测量和验证SYSREF和DCLKout0的相位稳定性。通过以上步骤，可以确保多颗LMK04828输出的SYSREF相位关系固定，DCLKout0输出相位关系稳定，从而实现后级RFSOC-AD/DA的同步。

2024-11-11 09:05:21 评论举报成尔秩