FPGA|CPLD|ASICwilliam hill官网

闫谨

12年用户 63经验值

擅长:可编程逻辑 EDA/IC设计

私信关注

[经验]

Verilog_比较细节的语法

Verilog 比较细节的`语法

Verilog(比较细节的语法).pdf (2012-9-17 23:47 上传)

316.61 KB, 下载次数: 214

回帖（35）

zgb1

2012-9-18 00:15:49

这个资料太好了

举报

孙江涛

2012-9-24 23:50:45

好东西

举报

699036

2012-9-26 23:13:51

看看，学习学习

举报

翅膀上的雨

2012-9-27 19:58:32

kanxia

举报

步风

2012-10-2 01:00:21

多谢分享
！~~~

举报

李罡

2012-10-2 14:51:46

多谢分享。。。

举报

王记忆

2012-10-6 09:44:49

有用！

举报

傅青云

2012-10-6 15:31:46

赚钱

举报

zhy72110

2012-10-7 09:20:53

不错

举报

小计地盘

2012-10-7 09:28:19

看看，学习学习

举报

傅青云

2012-10-9 14:18:50

好像是一本书的一部分啊
有全本的没有

举报

356306156

2012-10-9 15:33:21

下了看看

举报

ljd1436986456

2012-10-9 22:26:48

举报

孙瑞璇

2012-10-11 09:16:54

学习一下！！！！！

举报

王也

2012-10-11 09:31:40

不错

举报

h1654155782.2779

2012-10-11 09:42:36

不错

举报

苏良健

2012-10-29 12:54:16

受到警告

提示: 作者被禁止或删除内容自动屏蔽

举报

杨礼斌

2012-10-30 18:43:39

看了，其实差别不大。。

举报

谢晖

2012-10-31 00:18:33

举报

更多回帖

35

相关帖子

×

20

完善资料，
赚取积分