fpga时序分析一般都做哪些分析

如题：FPGA时序分析一般都做哪些分析

我自己研究时序分析也有一段时间了 ，从理论到altera的timequest，差不多都了解了 ，但就是不知道一个具体的项目都要做哪些约束。

求大神知道，或者有没有这方面的资料（网上资料基本都看过了，没有说明具体项目的）。