FPGA|CPLD|ASICwilliam hill官网
登录
直播中
zhuyuefeng2009
12年用户
187经验值
私信
关注
[问答]
Verilog中什么是过程啊?有点乱
开启该帖子的消息推送
Verilog中 什么是过程语句,过程块,过程性语句? 有点晕,有什么区别啊书上说任务调用语句是过程性语句,那么always是什么语句啊?过程块?
回帖
(2)
李仲元
2012-12-11 15:08:02
举报
李公
2012-12-11 19:21:59
多看点实例就好理解了,
多看点实例就好理解了,
举报
更多回帖
rotate(-90deg);
回复
相关问答
STM32怎么才能容易编写,初学者感觉
有点
乱
2015-06-08
6371
verilog
中
supplyl是什么意思
啊
2012-09-20
12487
请问我这个F429产品布局走线
有点
乱
该怎么办?
2019-07-30
910
有点
基础看过几遍夏宇闻的
verilog
,暑期想报个FPGA的培训班,求推荐
2015-07-02
3938
为什么在
verilog
中
添加与逻辑的其他部分无关的进程会影响输出?
2019-03-27
1263
刚开始学STM32,感觉难度
有点
大
啊
!!
2015-10-21
11026
Verilog
函数
中
function里的
过程
语句该怎么写
2019-04-17
2995
EEPROM读取数据
乱
了
2019-03-27
1415
编写的AD7768它的drdy时有时无,而且drdy跟dclk的时序完全是
乱
的怎么解决?
2023-12-01
237
为什么从SD读取图片彩屏上显示的图案是
乱
的
2019-01-15
1287
发帖
登录/注册
20万+
工程师都在用,
免费
PCB检查工具
无需安装、支持浏览器和手机在线查看、实时共享
查看
点击登录
登录更多精彩功能!
英国威廉希尔公司网站
william hill官网 版块
小组
免费开发板试用
ebook
直播
搜索
登录
×
20
完善资料,
赚取积分