verilog仿真

在verilog程序仿真时，发现双向端口引脚ad_data没有信号输出，但是该信号跑到最后所有信号的下面，并且出现一列ad_data~result
信号波形。这是什么原因？