我使用的为XINILX的XQV300和TMS320C31搭建的小系统，DSP时钟为40MHz，为晶振经过
FPGA，再经过54AC14反相器到DSP。现在的故障现象为不知何种原因导致FPGA的BANK1（此BANK上有时钟输出、与DSP的所有16根数据线、中断信号、复位信号输出、AD启动信号）输出电压由3.3V左右降低至2.8V左右，使得时钟经过54AC14后一直为高电平（54AC14的VIN最高可到3.2V以上，一般为2.8V左右），DSP不再工作。这种现象还可以维持。如果将FPGA时钟直接接到DSP，故障不再复现。
求助各位大虾，FPGA有何种可能导致整个BANK的输出电压降低（BANK的VCCO输入没有降低）？
举报
