FPGA|CPLD|ASICwilliam hill官网

h1654155733.5974

13年用户 85经验值

擅长:RF/无线

私信关注

[经验]

vhdl顶层模块可以调用子模块内部定义的信号吗?

vhdl顶层模块可以调用子模块内部定义的信号吗?怎么调用。。。。。verilog可以的，这样可以方便调试。。。。。

已退回1积分

回帖（1）

h1654155733.5974

2013-8-8 11:28:43

受到警告

提示: 作者被禁止或删除内容自动屏蔽

举报

更多回帖

1

相关问答

×

20

完善资料，
赚取积分