Full HD FIFO DRAM,顾名思义就是应用于两个主动组件之间的影像暂储存内存.当Writeenable写入智能脚位工作启动时,Read-clock 写入频率输入同步启动时,那影像的数据(videodata)就会从低到高位输入.在FIFO内部,内存的Address就会从writepointer (写入指标)到read pointer(读出指标)依序排列.当每个读出指标完成动作后,读出指标就会到下一个内存地址继续工作.若在reset重置状况下,两者指标(writepointer, read pointer) 就会回到第一个内存地址.
这颗先进Full HD FIFO 可以完全相容于ALTERA Cyclone 3的开发环境，averlogic工程师并已完成了相容性的测试，提供相容子板(daughter board)可轻易的与ALTERA Tool来连接，对于开发工程师及学校研究而言，更具便捷性。
相对于传统的DDR2/3 SDRAM 记忆体而言，averlogic的Full HD FIFO记忆体可以快速的提升影像资料
举报
