fpga实现IEC61850-9-2报文编码

最近，需要使用FPGA实现iec-61850-9-2报文编码，设计中涉及到的 字段非常多，以至于逻辑特别复杂，占用资源太多，设计的频率上不去。
有没有哪位同道做过fpga报文编码类的设计，请不吝赐教。